[發明專利]半導體元件測試方法與設備

有效

• 申請號: 201811635005.6
• 申請日: 2018-12-29
• 公開（公告）號: CN111381140B
• 公開（公告）日: 2022-04-15
• 發明（設計）人: 胡健;熊陽;呂康
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: G01R31/26
• 分類號: G01R31/26
• 代理公司: 北京律智知識產權代理有限公司 11438
• 代理人: 袁禮君;闞梓瑄

本公開提供一種半導體元件測試方法與設備。方法包括：提供一PMOS元件；在預設溫度下對PMOS元件的柵極施加時長為Tm的預設負偏壓Vn，在撤除預設負偏壓后的N個預設時間點測量N個實測閾值電壓偏移值，N個預設時間點包括數值最大的第一預設時間點，其中m∈[1,x]，n∈[1,y]，x、y、N分別是第一預設值、第二預設值、第三預設值根據N個實測閾值電壓偏移值確定撤除預設負偏壓后的第二預設時間點對應的閾值電壓恢復值，第二預設時間點小于第四預設值；根據閾值電壓恢復值和第一預設時間點對應的實測閾值電壓偏移值確定時長為Tm的預設負偏壓Vn對應的閾值電壓偏移值ΔVth_mn。本公開提供的半導體元件測試方法可以提高測量PMOS元件NBTI壽命的準確度。

技術領域

本公開涉及半導體測試技術領域，具體而言，涉及一種能夠準確測量半導體元件在負偏壓下的閾值電壓偏移值的半導體元件測試方法與設備。

背景技術

NBTI(Negative Bias Temperature Instability，負偏壓溫度不穩定性)效應是指在高溫下對PMOSFET施加負柵壓而引起的一系列電學參數的退化(一般應力條件為125℃恒溫下柵氧電場，源、漏極和襯底接地),導致了閾值電壓Vth的漂移，漏極飽和電流Idsat和跨導Gm的下降，已經成為硅IC技術的一個重要可靠性問題，對模擬電路和數字電路的設計都有重要的意義。

NBTI效應中應力和自愈合效應(recovery)的影響可以用來解釋PMOS器件的閾值電壓Vth退化現象。PMOS器件在NBTI應力條件作用下處于強反型狀態，溝道中的空穴在電場作用下注入柵氧化層產生界面態(Dit)和氧化層電荷從而引起器件參數退化，當負偏壓移除時的一端時間后，會發生自愈合效應，降低空穴注入引起的閾值電壓偏移值。在實際工作中由于元件工作在高頻條件下，空穴注入引起的閾值電壓偏移值不受自愈合效應的影響，而在實驗測量環境中，由于儀器的測量時間點難以減小到自愈合效應發生之前，測量的閾值電壓偏移值往往受到自愈合效應的影響，較元件的真實工作狀態下的閾值電壓偏移值低。在這種情況下，如果根據閾值電壓偏移值的測量值來預測元件的NBTI壽命會產生較大誤差。

需要說明的是，在上述背景技術部分公開的信息僅用于加強對本公開的背景的理解，因此可以包括不構成對本領域普通技術人員已知的現有技術的信息。

發明內容

本公開的目的在于提供一種半導體元件測試方法與半導體元件測試設備，用于至少在一定程度上克服由于相關技術的限制和缺陷而導致的自愈合效應對閾值電壓偏移值測量的負面影響。

根據本公開實施例的第一方面，提供一種半導體元件測試方法，包括：提供多個相同的PMOS元件；在預設溫度下對第n個所述PMOS元件的柵極施加時長為Tm的預設負偏壓Vn，在撤除所述預設負偏壓后的N個預設時間點測量N個實測閾值電壓偏移值，所述N個預設時間點包括數值最大的第一預設時間點，其中m∈[1,x]，n∈[1,y]，x、y、N分別是第一預設值、第二預設值、第三預設值；根據所述N個實測閾值電壓偏移值確定撤除所述預設負偏壓后的第二預設時間點對應的閾值電壓恢復值；根據所述閾值電壓恢復值和所述第一預設時間點對應的所述實測閾值電壓偏移值確定施壓時長為Tm的預設負偏壓Vn對應的閾值電壓偏移值ΔVth_mn；根據所述閾值電壓恢復值和所述第一預設時間點對應的所述實測閾值電壓偏移值確定施壓時長為Tm的預設負偏壓Vn對應的閾值電壓偏移值ΔVth_mn。

在本公開的示例性實施例中，所述根據所述N個實測閾值電壓偏移值確定撤除所述預設負偏壓后的第二預設時間點對應的閾值電壓恢復值包括：

分別計算除所述第一預設時間點對應的實測閾值電壓偏移值ΔVmnN之外的N-1個實測閾值電壓偏移值與ΔVmnN的差值ΔVhole_n1～ΔVhole_n(N-1)；

根據ΔVhole_n1～ΔVhole_n(N-1)確定閾值電壓恢復值變化方程；