[發明專利]立體存儲器元件及其制作方法

有效

• 申請號: 201811629475.1
• 申請日: 2018-12-28
• 公開（公告）號: CN111354734B
• 公開（公告）日: 2022-12-06
• 發明（設計）人: 呂函庭
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: H01L27/11556
• 分類號: H01L27/11556;H01L27/11529;H01L27/11531;H01L27/11582;H01L27/11573
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

本發明公開了一種立體存儲器元件及其制作方法，該立體存儲器元件包括：位于該基材上的多層疊層結構，具有O形開口。存儲結構層具有位于O形開口側壁一側上的第一串行部、位于側壁另一側上的第二串行部，以及位于O形開口底部，連接第一串行部和第二串行部的連結部。介電柱狀體位于O形開口中，且位于連接部上方。絕緣體由多層疊層結構的頂面往基材延伸，并嵌設于第一串行部、第二串行部以及連接部之間，且將第一串行部和第二串行部隔離。第一接觸插塞位于由第一串行部、介電柱狀體和絕緣體所定義的第一凹室中。第二接觸插塞位于由第二串行部、介電柱狀體和絕緣體所定義的第二凹室中。

技術領域

本發明屬于半導體器件技術領域，涉及一種存儲器元件及其制造方法，且特別是有關于一種具有高存儲密度的立體(three dimensional，3D)存儲器元件及其制造方法。

背景技術

存儲器元件為可攜式電子裝置，例如MP3播放器、數碼相機、筆記本電腦、智能手機等中重要的數據儲存元件。隨著各種應用程序的增加及功能的提升，對于存儲器元件的需求，也趨向較小的尺寸、較大的記憶/存儲容量。而為了滿足這種需求，目前設計者轉而開發一種包含有多個存儲單元階層(multiple plane of memory cells)疊層的立體存儲器元件，例如垂直通道式(Vertical-Channel，VC)立體NAND閃存元件。

然而，隨著元件的關鍵尺寸微縮至一般存儲單元技術領域(common memory celltechnologies)的極限，如何在更微小的元件尺寸之中，獲得到更高的記憶/儲存容量，同時又能兼顧元件的操作穩定性，已成了該技術領域所面臨的重要課題。因此，有需要提供一種先進的立體存儲器元件及其制作方法，來解決現有技術所面臨的問題。

發明內容

本說明書的一實施例公開一種立體存儲器元件，該立體存儲器元件包括：基材、多個導電層、多個絕緣層、存儲結構層、介電柱狀體、絕緣體、第一接觸插塞以及第二接觸插塞。絕緣層與導電層交錯疊層于基材上形成一個多層疊層結構(multi-layer stacks)。其中，多層疊層結構具有至少一個穿過導電層及絕緣層的O形開口。存儲結構層具有一個位于O形開口的側壁一側上的第一串行部、一個位于O形開口的側壁另一側上的第二串行部，以及一個位于O形開口的底部上的連結部，用來連接第一串行部和第二串行部。介電柱狀體位于O形開口中，并位于連接部上方。絕緣體由多層疊層結構的頂面往基材方向延伸，并嵌設于第一串行部、第二串行部以及連接部之間，且將第一串行部和第二串行部隔離。第一接觸插塞位于由第一串行部、介電柱狀體和絕緣體所定義的第一凹室中。第二接觸插塞位于由第二串行部、介電柱狀體和絕緣體所定義的第二凹室中。

本說明書的另一實施例公開一種立體存儲器元件的制作方法，該制作方法包括下述步驟：首先，在基材上形成由多個導電層和多個絕緣層交錯疊層所形成的一個多層疊層結構。接著，圖案化多層疊層結構，以形成至少一個O形開口，穿過這些導電層及絕緣層。之后，在O形開口的側壁和底部上形成一存儲結構層，再在O形開口中填充介電材料。然后，進行回蝕工藝，由O形開口移除一部分介電材料，以在O形開口中形成介電柱狀體；再以導電材料填充O形開口，以在介電柱狀體的上方形成柱狀插塞。然后，進行刻蝕工藝，形成一條溝道(grooves)，由多層疊層結構的頂面往基材延伸，穿過柱狀插塞、一部分的存儲結構層、一部分的介電柱狀體以及一部分的多層疊層結構，用以將柱狀插塞隔離，形成第一接觸插塞和第二接觸插塞，并將存儲結構層區隔成位于O形開口側壁的一側上的第一串行部、位于O形開口側壁的另一側上的第二串行部以及位于O形開口底部上，用來連接第一串行部和第二串行部的連結部。后續，以絕緣材料填充窄溝，形成嵌設于第一串行部、第二串行部以及介電柱狀體之間的絕緣體，用來將第一串行部和第二串行部隔離。