[發(fā)明專利]半導(dǎo)體結(jié)構(gòu)及其形成方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201811621152.8
• 申請(qǐng)日: 2018-12-28
• 公開(kāi)（公告）號(hào): CN111383990B
• 公開(kāi)（公告）日: 2023-09-15
• 發(fā)明（設(shè)計(jì)）人: 吳軼超;張?zhí)旌?/a>
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造（上海）有限公司;中芯國(guó)際集成電路制造（北京）有限公司
• 主分類號(hào): H01L21/768
• 分類號(hào): H01L21/768;H01L23/535
• 代理公司: 上海知錦知識(shí)產(chǎn)權(quán)代理事務(wù)所(特殊普通合伙) 31327
• 代理人: 高靜;李麗

一種半導(dǎo)體結(jié)構(gòu)及其形成方法，形成方法包括：提供基底，所述基底包括：第一導(dǎo)電層以及位于所述第一導(dǎo)電層上的介電層；形成位于所述介電層內(nèi)并露出所述第一導(dǎo)電層的溝槽；形成保形覆蓋所述溝槽的阻擋層；在所述阻擋層上保形覆蓋粘附層；在所述粘附層上保形覆蓋襯里層；形成所述襯里層后，在所述溝槽內(nèi)形成第二導(dǎo)電層。因?yàn)樗稣掣綄优c阻擋層和襯里層之間的粘附性好，所以所述粘附層與襯里層之間，以及所述粘附層和阻擋層之間產(chǎn)生孔洞的概率降低，相應(yīng)的，在所述第二導(dǎo)電層與介電層之間產(chǎn)生孔洞的概率降低，所述第二導(dǎo)電層與介電層的界面處的電遷移良好，可以提高器件的可靠性和良品率。

技術(shù)領(lǐng)域

本發(fā)明實(shí)施例涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種半導(dǎo)體結(jié)構(gòu)及其形成方法。

背景技術(shù)

隨著半導(dǎo)體制造技術(shù)越來(lái)越精密，集成電路也發(fā)生著重大的變革，集成在同一芯片上的元器件數(shù)量已從最初的幾十、幾百個(gè)增加到現(xiàn)在的數(shù)以百萬(wàn)個(gè)。為了達(dá)到電路密度的要求，半導(dǎo)體集成電路芯片的制作工藝?yán)门刻幚砑夹g(shù)，在襯底上形成各種類型的復(fù)雜器件，并將其互相連接以具有完整的電子功能，目前大多采用在導(dǎo)線之間以超低k層間介電層作為隔離各金屬內(nèi)連線的介電材料，互連結(jié)構(gòu)用于提供在IC芯片上的器件和整個(gè)封裝之間的布線。在該技術(shù)中，在半導(dǎo)體襯底表面首先形成例如場(chǎng)效應(yīng)晶體管(FET)的器件，然后在集成電路制造后段制程(Back?End?of?Line，BEOL)中形成互連結(jié)構(gòu)。

正如摩爾定律所預(yù)測(cè)的，半導(dǎo)體襯底尺寸的不斷縮小，以及為了提高器件的性能在半導(dǎo)體襯底上形成了更多的晶體管，采用互連結(jié)構(gòu)來(lái)連接晶體管是必然的選擇。然而相對(duì)于元器件的微型化和集成度的增加，電路中導(dǎo)體連線數(shù)目不斷的增多，互連結(jié)構(gòu)的形成質(zhì)量對(duì)電路連接的可靠性影響很大，嚴(yán)重時(shí)會(huì)影響半導(dǎo)體器件的正常工作。

發(fā)明內(nèi)容

本發(fā)明實(shí)施例解決的問(wèn)題是提供一種半導(dǎo)體結(jié)構(gòu)及其形成方法，優(yōu)化半導(dǎo)體結(jié)構(gòu)的電學(xué)性能。

為解決上述問(wèn)題，本發(fā)明實(shí)施例提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括：提供基底，所述基底包括：第一導(dǎo)電層以及位于所述第一導(dǎo)電層上的介電層；形成位于所述介電層內(nèi)并露出所述第一導(dǎo)電層的溝槽；形成保形覆蓋所述溝槽的阻擋層；在所述阻擋層上保形覆蓋粘附層；在所述粘附層上保形覆蓋襯里層；形成所述襯里層后，在所述溝槽內(nèi)形成第二導(dǎo)電層。

可選的，所述粘附層的材料為Ru或W。

可選的，所述粘附層的厚度為10埃米至20埃米。

可選的，采用原子層沉積工藝或者物理氣相沉積工藝形成所述粘附層。

可選的，采用物理氣相沉積工藝形成阻擋層。

可選的，所述阻擋層的材料為TaN、Ta、Ti、TiN、ZrN和ZrTiN中的一種或多種。

可選的，所述阻擋層的厚度為10埃米至40埃米。

可選的，所述襯里層的材料包括Co、Al、W和Ti中的一種或多種。

可選的，采用化學(xué)氣相沉積工藝形成襯里層。

可選的，所述襯里層的厚度為10埃米至40埃米。

可選的，所述第二導(dǎo)電層的材料包括Cu、Al或Co。

可選的，形成第二導(dǎo)電層的步驟包括：形成保形覆蓋所述襯里層的種子層；向形成有所述種子層的所述溝槽中填充導(dǎo)電材料；去除露出所述溝槽的導(dǎo)電材料，形成第二導(dǎo)電層。

可選的，采用電化學(xué)電鍍工藝在所述溝槽中填充導(dǎo)電材料。

可選的，所述半導(dǎo)體結(jié)構(gòu)的形成方法還包括：在形成所述第二導(dǎo)電層后，對(duì)所述半導(dǎo)體結(jié)構(gòu)進(jìn)行退火處理。