[發明專利]功率半導體器件

有效

• 申請號: 201811621100.0
• 申請日: 2018-12-28
• 公開（公告）號: CN109698196B
• 公開（公告）日: 2020-12-29
• 發明（設計）人: 周鋅;趙凱;王睿迪;喬明;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: H01L27/06
• 分類號: H01L27/06;H01L29/78;H01L29/08;H01L21/336
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 敖歡;葛啟函

1.一種功率半導體器件，其特征在于：包括第二導電類型襯底(9)，所述第二導電類型襯底(9)上有第一導電類型下漂移區(11)；所述第一導電類型下漂移區(11)的右側有高摻雜濃度的第一導電類型漏極接觸區(12)，所述第一導電類型漏極接觸區(12)與器件頂部漏極金屬電極(10)連接；所述第一導電類型下漂移區(11)的左側有第二導電類型下體區(13)；所述第二導電類型下體區(13)內左側有第一導電類型下源極區(14)和第一導電類型下源極區(14)上方的第二導電類型下體接觸區(15)，下源電極(18)將所述第一導電類型下源極區(14)和第二導電類型下體接觸區(15)短接，下源電極(18)貫穿器件從表面引出；所述第二導電類型下體區(13)表面有下柵介質層(16)，所述下柵介質層(16)的表面有下柵電極(17)；所述第一導電類型下漂移區(11)上有埋氧化層(8)，所述埋氧化層(8)上有第一導電類型上漂移區(21)；所述第一導電類型上漂移區(21)的左側有第二導電類型上體區(23)；所述第二導電類型上體區(23)內上方有第一導電類型上源極區(24)和第二導電類型上體接觸區(25)，器件表面有上源電極(28)，將所述上源極區(24)和第二導電類型上體接觸區(25)短接；第一導電類型上漏極接觸區(22)位于第一導電類型上漂移區(21)內并與漏極金屬電極(10)相接觸，所述第二導電類型上體區(23)上表面有上柵介質層(26)，所述上柵介質層(26)上表面有上柵電極(27)。

2.根據權利要求1所述的功率半導體器件，其特征在于：所述第一導電類型上漂移區(21)內上部有STI結構(7)。

3.根據權利要求1所述的功率半導體器件，其特征在于：所述第一導電類型下漂移區(11)內埋氧化層(8)下方有第二導電類型下輔助耗盡區(6)。

4.根據權利要求1所述的功率半導體器件，其特征在于：所述第二導電類型下體區(13)左側表面有下柵介質層(16)，所述下柵介質層(16)的表面有下柵電極(17)。

5.根據權利要求1所述的功率半導體器件，其特征在于：所述第二導電類型下體區(13)與埋氧化層(8)相接觸的上表面有下柵介質層(16)，所述下柵介質層(16)的表面有下柵電極(17)。

6.權利要求1至5任意一項所述的功率半導體器件的制備方法，其特征在于包括如下步驟：

第一步：分別在兩個硅片表面制作包括漂移區、體區、漏接觸區、源區的LDMOS基本器件結構；

第二步：在兩個硅片表面通過淀積或者熱生長的方式形成第一氧化層(8a)、第二氧化層(8b)；

第三步：通過鍵合技術將兩個硅片表面的氧化層進行鍵合，形成埋氧化層(8)；

第四步：通過CMP技術將上層器件的硅層減薄；

第五步：制作上層器件的柵結構，并形成各金屬電極，最終形成雙層SOI器件。

7.權利要求1至5任意一項所述的功率半導體器件的制備方法，其特征在于包括如下步驟：

第一步：在兩硅片表面制作包括漂移區、體區、漏接觸區、源區的LDMOS基本器件結構；

第二步：在器件表面通過淀積或者熱生長的方式形成埋氧化層(8)；

第三步：通過刻蝕技術在埋氧化層(8)中形成一個通孔接觸到下方的硅層；

第四步：在通孔中淀積或熱生長硅，并且達到埋氧化層(8)上表面；

第五步：在從通孔中長出的硅的基礎上在埋氧化層(8)表面生長外延硅層；

第六步：在外延硅層中制作上部LDMOS的器件結構，最終形成雙層SOI器件。