[發明專利]一種基于埋SiGe的PMOS晶體管

在審

• 申請號: 201811619963.4
• 申請日: 2018-12-28
• 公開（公告）號: CN111384169A
• 公開（公告）日: 2020-07-07
• 發明（設計）人: 劉奕晨
• 申請（專利權）人: 西安科銳盛創新科技有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/167;H01L29/10
• 代理公司: 西安嘉思特知識產權代理事務所(普通合伙) 61230
• 代理人: 孫濤濤

1.一種基于埋SiGe的PMOS晶體管，其特征在于，包括：半導體襯底(101)、N型Ge溝道層(102)、柵極(103)、源區(104)、漏區(105)、SiGe層(106)、源極(107)、漏極(108)和保護層(109)；其中，

所述N型Ge溝道層(102)設置于所述半導體襯底(101)上；所述柵極(103)設置于所述N型Ge溝道層(102)表面中間位置處；所述N型Ge溝道層(102)為脊狀結構，所述源區(104)和所述漏區(105)設置于所述柵極(103)兩側的所述N型Ge溝道層(102)的凸出結構內；所述SiGe層(106)設置于所述N型Ge溝道層(102)的兩側臺階上；所述源極(107)設置于所述源區(104)上；所述漏極(108)設置于和所述漏區(105)上；所述保護層(109)設置于所述SiGe層(106)、所述源區(104)、所述漏區(105)和所述柵極(103)上。

2.根據權利要求1所述的PMOS晶體管，其特征在于，所述SiGe層(106)的厚度小于所述N型Ge溝道層(102)的厚度，所述SiGe層(106)的上表面與所述N型Ge溝道層(102)的凸出表面高度一致。

3.根據權利要求1所述的PMOS晶體管，其特征在于，所述N型Ge溝道層(102)的厚度為820～920nm；所述SiGe層(106)的厚度為15～25nm。

4.根據權利要求1所述的PMOS晶體管，其特征在于，所述半導體襯底(101)為Si襯底，厚度為2μm。

5.根據權利要求1所述的PMOS晶體管，其特征在于，所述N型Ge溝道層(102)的摻雜濃度為1×10¹⁶～5×10¹⁶cm^-3。

6.根據權利要求1所述的PMOS器件，其特征在于，所述柵極(103)的厚度為20～30nm；所述源極(107)和漏極(108)的厚度為40～50nm。