[發明專利]一種半導體器件結構及其制造方法

有效

• 申請號: 201811619114.9
• 申請日: 2018-12-28
• 公開（公告）號: CN109817619B
• 公開（公告）日: 2020-12-25
• 發明（設計）人: 康曉旭
• 申請（專利權）人: 上海集成電路研發中心有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L21/8238
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙) 31275
• 代理人: 吳世華;陳慧弘

1.一種半導體器件結構，其特征在于，所述半導體器件結構包括：

襯底；

鰭部，設置于所述襯底上且向遠離所述襯底的方向延伸，其中，所述鰭部包括第一溝道部以及第二溝道部，所述第一溝道部與所述第二溝道部相鄰且均由所述襯底向遠離所述襯底的方向延伸，所述第一溝道部位于整個鰭部的一側，所述第二溝道部位于整個鰭部的另一側且與所述第一溝道部相貼，且所述第一溝道部的高度與所述第二溝道部的高度相等且均等于所述鰭部的高度；

第一柵電極，與所述鰭部的延伸方向相同，并且設置于靠近所述第一溝道部的一側，所述第一柵電極與所述第一溝道部形成第一晶體管；

第二柵電極，與所述鰭部的延伸方向相同，并且設置于靠近所述第二溝道部的一側、與所述第一柵電極相對，所述第二柵電極與所述第二溝道部形成第二晶體管；以及

柵介質層，設置于所述襯底的表面，且至少覆蓋所述鰭部、位于所述鰭部與所述第一柵電極、第二柵電極之間。

2.如權利要求1所述的半導體器件結構，其特征在于，所述半導體器件結構還包括隔離阻擋層，所述隔離阻擋層設置于所述鰭部遠離所述襯底的一側、至少覆蓋所述鰭部。

3.如權利要求2所述的半導體器件結構，其特征在于，所述隔離阻擋層由非晶硅材料制成。

4.如上述權利要求1-3任一項所述的半導體器件結構，其特征在于，所述第一晶體管為NMOS晶體管，所述第一溝道部由硅材料制成；所述第二晶體管為PMOS晶體管，所述第二溝道部由鍺材料制成。

5.一種半導體器件結構的制造方法，其特征在于，所述半導體器件結構的制造方法包括：

在一襯底上形成鰭部，其中，所述鰭部向遠離所述襯底的方向延伸，其中，所述鰭部包括第一溝道部以及第二溝道部，所述第一溝道部與所述第二溝道部相鄰且均由所述襯底向遠離所述襯底的方向延伸，所述第一溝道部位于整個鰭部的一側，所述第二溝道部位于整個鰭部的另一側且與所述第一溝道部相貼，且所述第一溝道部的高度與所述第二溝道部的高度相等且均等于所述鰭部的高度；

在所述襯底的一側表面形成柵介質層，所述柵介質層至少覆蓋所述鰭部；

在所述柵介質層上形成第一柵電極和第二柵電極，其中，所述第一柵電極和第二柵電極與所述鰭部的延伸方向相同；所述第一柵電極形成于靠近所述第一溝道部的一側，與所述第一溝道部形成第一晶體管；所述第二柵電極形成于靠近所述第二溝道部的一側、與所述第一柵電極相對，所述第二柵電極與所述第二溝道部形成第二晶體管。

6.如權利要求5所述的半導體器件結構的制造方法，其特征在于，在所述形成鰭部步驟中，包括：

對所述襯底圖形化，形成凹部；

在所述凹部內填充第二溝道材料；

對所述襯底以及所述第二溝道材料圖形化，其中，至少在一所述第二溝道材料的一側邊緣與所述襯底接觸的位置形成所述鰭部。

7.如權利要求5所述的半導體器件結構的制造方法，其特征在于，在所述形成第一柵電極和第二柵電極的步驟中，包括：

在所述襯底上形成第一犧牲層；

去除所述鰭部任一側的所述第一犧牲層；

在所述襯底和所述第一犧牲層上形成第二柵電極材料/第一柵電極材料；

在所述第二柵電極材料/第一柵電極材料上形成第二犧牲層；

對形成第二犧牲層的一側進行平坦化、直至去除第一犧牲層上的所述第二柵電極材料/第一柵電極材料；

去除所述鰭部另一側的所述第一犧牲層；

形成第一柵電極材料/第二柵電極材料；

在所述第一柵電極材料/第二柵電極材料上形成第三犧牲層；

對形成所述第三犧牲層的一側進行平坦化、直至顯露所所述鰭部；

去除所述襯底上的第二犧牲層和第三犧牲層，并對所述第一柵電極材料和所述第二柵電極材料圖形化，形成所述第一柵電極和所述第二柵電極。

8.如權利要求7所述的半導體器件結構的制造方法，其特征在于，在所述平坦化的步驟中，通過化學機械拋光進行平坦化。