[發(fā)明專利]內(nèi)存校正方法和電子設(shè)備

有效

• 申請(qǐng)?zhí)枺?/td>: 201811617008.7
• 申請(qǐng)日: 2018-12-27
• 公開（公告）號(hào): CN109710445B
• 公開（公告）日: 2020-11-20
• 發(fā)明（設(shè)計(jì)）人: 郭章平
• 申請(qǐng)（專利權(quán)）人: 聯(lián)想（北京）有限公司
• 主分類號(hào): G06F11/07
• 分類號(hào): G06F11/07
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 楊靜

1.一種內(nèi)存校正方法，所述內(nèi)存包括多個(gè)存儲(chǔ)模塊，每個(gè)存儲(chǔ)模塊包括多個(gè)內(nèi)存芯片，每個(gè)內(nèi)存芯片包括多個(gè)邏輯區(qū)塊，處理器每次能夠從一個(gè)存儲(chǔ)模塊中的多個(gè)內(nèi)存芯片中屬于相同區(qū)塊組的多個(gè)邏輯區(qū)塊內(nèi)讀取數(shù)據(jù)，所述方法包括：

獲取報(bào)錯(cuò)信息，所述報(bào)錯(cuò)信息能夠表征所述多個(gè)邏輯區(qū)塊中的第一邏輯區(qū)塊出現(xiàn)錯(cuò)誤；

基于所述第一邏輯區(qū)塊，確定已記錄的報(bào)錯(cuò)信息中是否存在第二邏輯區(qū)塊錯(cuò)誤，所述第二邏輯區(qū)塊與所述第一邏輯區(qū)塊屬于相同的區(qū)塊組；

在所述已記錄的報(bào)錯(cuò)信息中存在第二邏輯區(qū)塊錯(cuò)誤的情況下，通過第一校正方式對(duì)所述第一邏輯區(qū)塊進(jìn)行校正處理，包括：

通過虛擬內(nèi)存鎖步的方式對(duì)所述第一邏輯區(qū)塊進(jìn)行校正處理；

在所述已記錄的報(bào)錯(cuò)信息中不存在第二邏輯區(qū)塊錯(cuò)誤的情況下，通過第二校正方式對(duì)所述第一邏輯區(qū)塊進(jìn)行校正處理，包括：

通過錯(cuò)誤檢查和糾正的方式對(duì)所述第一邏輯區(qū)塊進(jìn)行校正處理。

2.根據(jù)權(quán)利要求1所述的方法，還包括：

在所述已記錄的報(bào)錯(cuò)信息中不存在第二邏輯區(qū)塊錯(cuò)誤的情況下，將所述報(bào)錯(cuò)信息添加到所述已記錄的報(bào)錯(cuò)信息中。

3.根據(jù)權(quán)利要求1所述的方法，還包括：

基于所述第一邏輯區(qū)塊，確定已記錄的報(bào)錯(cuò)信息中是否存在所述第一邏輯區(qū)塊錯(cuò)誤；

在所述已記錄的報(bào)錯(cuò)信息中存在所述第一邏輯區(qū)塊錯(cuò)誤的情況下，通過虛擬內(nèi)存鎖步的方式對(duì)所述第一邏輯區(qū)塊進(jìn)行校正處理。

4.一種電子設(shè)備，包括：

內(nèi)存，所述內(nèi)存包括多個(gè)存儲(chǔ)模塊，每個(gè)存儲(chǔ)模塊包括多個(gè)內(nèi)存芯片，每個(gè)內(nèi)存芯片包括多個(gè)邏輯區(qū)塊；

第一處理器，所述第一處理器每次能夠從所述內(nèi)存的一個(gè)存儲(chǔ)模塊中的多個(gè)內(nèi)存芯片中屬于相同區(qū)塊組的多個(gè)邏輯區(qū)塊內(nèi)讀取數(shù)據(jù)；

第二處理器，用于獲取報(bào)錯(cuò)信息，所述報(bào)錯(cuò)信息能夠表征所述多個(gè)邏輯區(qū)塊中的第一邏輯區(qū)塊出現(xiàn)錯(cuò)誤；基于所述第一邏輯區(qū)塊，確定已記錄的報(bào)錯(cuò)信息中是否存在第二邏輯區(qū)塊錯(cuò)誤，所述第二邏輯區(qū)塊與所述第一邏輯區(qū)塊屬于相同的區(qū)塊組，其中：

在所述已記錄的報(bào)錯(cuò)信息中存在第二邏輯區(qū)塊錯(cuò)誤的情況下，通過第一校正方式對(duì)所述第一邏輯區(qū)塊進(jìn)行校正處理，包括：

通過虛擬內(nèi)存鎖步的方式對(duì)所述第一邏輯區(qū)塊進(jìn)行校正處理；

在所述已記錄的報(bào)錯(cuò)信息中不存在第二邏輯區(qū)塊錯(cuò)誤的情況下，通過第二校正方式對(duì)所述第一邏輯區(qū)塊進(jìn)行校正處理，包括：

通過錯(cuò)誤檢查和糾正的方式對(duì)所述第一邏輯區(qū)塊進(jìn)行校正處理。

5.根據(jù)權(quán)利要求4所述的電子設(shè)備，其中，所述第二處理器還用于：

在所述已記錄的報(bào)錯(cuò)信息中不存在第二邏輯區(qū)塊錯(cuò)誤的情況下，將所述報(bào)錯(cuò)信息添加到所述已記錄的報(bào)錯(cuò)信息中。

6.根據(jù)權(quán)利要求4所述的電子設(shè)備，其中，所述第二處理器還用于：

基于所述第一邏輯區(qū)塊，確定已記錄的報(bào)錯(cuò)信息中是否存在所述第一邏輯區(qū)塊錯(cuò)誤；

在所述已記錄的報(bào)錯(cuò)信息中存在所述第一邏輯區(qū)塊錯(cuò)誤的情況下，通過虛擬內(nèi)存鎖步的方式對(duì)所述第一邏輯區(qū)塊進(jìn)行校正處理。