[發明專利]應用于5G毫米波基站的CMOS集成電路帶隙基準源

有效

• 申請號: 201811616031.4
• 申請日: 2018-12-27
• 公開（公告）號: CN109491434B
• 公開（公告）日: 2021-07-23
• 發明（設計）人: 馬順利;任俊彥;魏繼鵬;李寧;葉凡
• 申請（專利權）人: 復旦大學
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 陸飛;陸尤

1.一種應用于5G毫米波基站CMOS集成電路帶隙基準源，其特征在于，電路結構包括四個模塊：帶隙基準核心模塊（101）、帶隙基準補償模塊（102）、電壓電流轉換模塊（103）以及啟動電路模塊（200）；其中，所述帶隙基準核心模塊（101）、帶隙基準補償模塊（102）、電壓電流轉換模塊（103）通過PMOS晶體管的柵端電壓偏置連接，構成帶隙基準源的核心電路；帶隙基準核心模塊（101）中使用兩個高增益運算放大器（300）；

所述帶隙基準核心模塊（101）包括： 6個PMOS晶體管MP1-MP6，2個PNP雙極型晶體管Q1、Q2，2個電阻R1、R2，以及2個高增益運算放大器OP1、OP2；其中，兩個雙極型晶體管Q1、Q2基極相連，晶體管Q1與Q2的面積比值為1：N，兩個晶體管Q1、Q2的集電極也與基極相連并接地；晶體管Q2的發射極接電阻R1的一端，電阻R1另一端接運放OP1的正向輸入端，并且與運放OP2的負向輸入端相接，連接點記為節點B，同時與場效應管MP4的漏極相接；晶體管Q1的發射極連接運放OP1的負向輸入端，并且與場效應管MP3的漏極相接，連接點記為節點A；MP3的源極與場效應管MP1的漏極相連，MP4的源極與場效應管MP2的漏極相連；場效應管MP3、MP4的柵極互相連接，連接點記為節點Vcp1，場效應管MP1、MP2的柵極互相連接，連接點記為節點Vbp1，場效應管MP1、MP2的源極連接到電源VDD上；運放OP1的輸出端連接到節點Vbp1；電阻R2一端接地，另一端連接運放OP2的正向輸入端，記為節點C，場效應管MP6的漏極連接到節點C，場效應管MP6的柵極連接到節點Vcp2，場效應管MP6的源極與場效應管MP5的漏極相連，MP5的源極接電源VDD，其柵極與運放OP2的輸出相接，連接點記為節點Vbp2；

所述的帶隙基準補償模塊（102）包括：4個PMOS晶體管MP7-MP10，1個NMOS晶體管MC，1個電阻RC，以及一個PNP雙極型晶體管Q3；其中：電阻R2同運放OP2的正向輸入端連接的一端還與帶隙基準補償模塊（102）的電阻RC和場效應管MC的源極相連，電阻RC的另一端和場效應管MC的漏極相連并連接雙極性晶體管Q3的發射極，場效應管MC的柵極接輸入控制電壓VCT；帶隙基準補償（102）中雙極性晶體管Q3的基極與集電極相連并接地；雙極型晶體管Q3的發射極與場效應管MP9、MP10的漏極相連；場效應管MP9柵極連到節點Vcp1，場效應管MP10柵極連到節點Vcp2；場效應管MP9源極與場效應管MP7漏極相連，場效應管MP10源極與場效應管MP8漏極相連；場效應管MP7的柵極接節點Vbp1，源極接電源VDD，效應管MP8的柵極接節點Vbp2，源極接電源VDD；

所述的電壓電流轉換模塊（103）包括：4個PMOS晶體管MP11-MP14，一個電阻R3；其中，電阻R3一端接地，另一端與場效應管MP13、MP14的漏極相連并與輸出參考電壓節點VREF相連接；場效應管MP13柵極連到節點Vcp1，場效應管MP14柵極連到節點Vcp2；場效應管MP13源極與場效應管MP11漏極相連，場效應管MP14源極與場效應管MP12漏極相連；場效應管MP11的柵極接節點Vbp1，源極接電源VDD，效應管MP12的柵極接節點Vbp2，源極接電源VDD；

所述的啟動電路模塊（200）具體包括13個場效應管MS1-MS13；其中，場效應管MS3源極接地，漏極接場效應管MS2的源極；場效應管MS2的漏極與場效應管MS1的漏極相連記為節點Vbp1，兩個場效應管MS2、MS1的柵極也相連，連接點記為節點PDN；場效應管MS1源極接電源VDD；場效應管MS3柵極與場效應管MS6柵極相連，并與場效應管MS10、MS11漏極相連；場效應管MS6源極接地，漏極接場效應管MS5的源極；場效應管MS4的漏極與場效應管MS5的漏極相連，連接點記為節點Vbp2，兩個場效應管MS4、MS5的柵極相連并與節點PDN相接；場效應管MS4源極接電源VDD；場效應管MS11源極接地，柵極與場效應管MS10柵極相連并連接到輸出參考電平VREF上；場效應管MS10的源極與場效應管MS9的漏極、柵極相接；場效應管MS9的源極與場效應管MS8的漏極、柵極相接；場效應管MS8的源極與場效應管MS7的漏極、柵極相接；場效應管MS7源極接電源VDD；場效應管MS13源極接地，場效應管MS13的漏極與場效應管MS12的漏極相連并連接到節點PDN，兩個場效應管MS12、MS13的柵極也相連記為節點PD。

2.根據權利要求1所述的帶隙基準源，其特征在于，所述的運算放大器包括：6個PMOS晶體管MPa1- MPa6，與6個 NMOS晶體管MNa1- MNa6；其中，場效應管MNa2源極接地，場效應管MNa2漏極與其柵極相接，并與場效應管MNa4和MNa6的柵極相接，并與場效應管MNa1的源極相連；場效應管MNa1漏極與其柵極相接，并與場效應管MNa3和MNa5的柵極相接，并與場效應管MPa6的漏極相連；場效應管MPa6的源極接電源VDD，柵極接偏置電壓BIAS；場效應管MNa4源極接地，漏極與差分對管MPa2的漏極相連，并與場效應管MNa3的源極相連；差分對管MPa2、MPa3的源極互相連接，并與MPa1的漏極相連，場效應管MPa1的源極接電源VDD，柵極接偏置電壓BIAS；場效應管MNa6源極接地，漏極與差分對管MPa3的漏極相連，并與場效應管MNa5的源極相連；差分對管MPa2柵極接INP，差分對管MPa3柵極接INN；兩個場效應管MNa5與MPa5漏極相連并作為輸出節點VOP；兩個場效應管MNa3、MPa4的漏極相互連接，并與場效應管MPa4、MPa5的柵極相接，場效應管MPa4、MPa5的源極接電源VDD。