[發明專利]一種八路功率合成器的建模方法

有效

• 申請號: 201811614911.8
• 申請日: 2018-12-27
• 公開（公告）號: CN109871573B
• 公開（公告）日: 2022-11-04
• 發明（設計）人: 郭樂田;黃文華;邵浩;李佳偉;巴濤;鄧廣健
• 申請（專利權）人: 西北核技術研究所
• 主分類號: G06F30/367
• 分類號: G06F30/367;G06F17/16
• 代理公司: 西安智邦專利商標代理有限公司 61211
• 代理人: 楊引雪

1.一種八路功率合成器的建模方法，所述八路合成器包括17個端口；其特征在于：包括以下步驟：

1)將八路合成器的17個端口間的耦合關系用17×17端口模式網絡表示；

2)劃分所述17個端口的屬性：

將其中8個端口作為輸入端口，依次記為p1-p8，將1個端口作為合成端口，記為p13；其余端口作為匹配端口，記為p9-p12、p14-p17；

3)確定17×17端口模式網絡的S參數矩陣：

根據理想的無反射、高隔離的功率合成要求，得到：S_ij＝0(i,j≤8)，S_13,13＝0，(S_13,i)²＝0.125，i＝1～8，從而確定17×17端口網絡的S參數矩陣；

所述S參數矩陣為：

4)將17×17端口網絡進行拆解：

4.1)將步驟3)確定的S參數矩陣拆解為四個A＇矩陣、兩個B＇矩陣、兩個C＇矩陣和一個D＇矩陣，A＇矩陣～D＇矩陣分別為構成八路合成器的子網絡A～D的S參數矩陣：

4.2)構建子網絡A～D的拓撲結構：

基于矩陣A＇得到四個三端口子網絡A的拓撲結構，并根據矩陣A＇對子網絡A的三個端口編號，記為PA1、PA2、PA3；

通過矩陣B＇得到兩個四端口子網絡B的拓撲結構，并根據矩陣B＇對子網絡B的四個端口編號，記為PB1、PB2、PB3、PB4；

通過矩陣C＇得到兩個五端口子網絡C的拓撲結構，并根據矩陣C＇對子網絡C的五個端口編號，記為PC1、PC2、PC3、PC4、PC5；

通過矩陣D＇得到一個三端口子網絡D的拓撲結構，并根據矩陣D＇對子網絡D的三個端口編號，記為PD1、PD2、PD3；

5)將子網絡A～D級聯，構成八路合成器的拓撲結構：

每個子網絡B同時與兩個子網絡A和一個子網絡C相連，構成網絡E；兩個網絡E再與子網絡D相連，構成網絡F，即八路功率合成器。

2.根據權利要求1所述一種八路功率合成器的建模方法，其特征在于：

所述步驟5中子網絡A～D級聯的接口連接方式如下：

每個子網絡B的PB1、PB2端口分別連接兩個子網絡A的PA3端口；

每個子網絡B的PB3端口連接子網絡C的PC5接口；

每個子網絡B的PB4端口分別連接子網絡D的PD1、PD2端口。

3.根據權利要求1或2所述一種八路功率合成器的建模方法，其特征在于：

所述八路功率合成器采用波導、微帶線、同軸線、基片集成波導或基片集成懸置帶線的傳輸線形式，以及低溫燒結陶瓷或多層PCB的工藝形式。