[發(fā)明專利]基于機器學(xué)習(xí)算法進行串行鏈路仿真的方法、系統(tǒng)和裝置

有效

• 申請?zhí)枺?/td>: 201811611310.1
• 申請日: 2018-12-27
• 公開（公告）號: CN109376502B
• 公開（公告）日: 2022-12-02
• 發(fā)明（設(shè)計）人: 馬茂松;唐鑫;孫景濤
• 申請（專利權(quán)）人: 貴州華芯通半導(dǎo)體技術(shù)有限公司
• 主分類號: G06F30/27
• 分類號: G06F30/27;G06N20/00
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 萬里晴

本發(fā)明提供了一種基于機器學(xué)習(xí)算法進行串行鏈路仿真的方法、系統(tǒng)和裝置，該方法包括基于從第一鏈路的頻域參數(shù)得到的第一鏈路頻域特征參數(shù)和多個發(fā)送/接收器參數(shù)組合為輸入進行時域仿真得到多個第一輸出仿真結(jié)果；采用機器學(xué)習(xí)算法，以第一頻域特征參數(shù)為輸入、多個仿真結(jié)果為輸出構(gòu)建出各個關(guān)聯(lián)模型；將從第二鏈路的頻域參數(shù)得到的第二鏈路頻域特征參數(shù)輸入多個關(guān)聯(lián)模型得到多個第二輸出結(jié)果；從多個第二輸出結(jié)果中挑選最優(yōu)結(jié)果以及其對應(yīng)的發(fā)送/接收器參數(shù)組合，從而完成快速仿真過程。

技術(shù)領(lǐng)域

本發(fā)明總體上涉及信號完整性仿真領(lǐng)域，更具體地涉及一種基于機器學(xué)習(xí)算法進行高速串行鏈路快速仿真的方法、系統(tǒng)和裝置。

背景技術(shù)

隨著通信技術(shù)的發(fā)展，高速串行接口越來越多地出現(xiàn)在各種硬件系統(tǒng)中。雖然各個芯片廠商為高速串行接口的硬件設(shè)計提供了各種參考指南，但出于成本控制的考慮，硬件系統(tǒng)廠商在設(shè)計硬件系統(tǒng)時，經(jīng)常會違背這些設(shè)計規(guī)則。例如，芯片廠商提供的設(shè)計指南里通常要求高速串行接口的走線不要有較長的過孔殘樁，這就需要更多的走線層和更多的電路板層數(shù)；此外，高速串行接口的信號走線通常要求與其他信號有足夠大的間距，這也需要增加走線層才能實現(xiàn)；為了提升高速串行接口信號質(zhì)量，通常需要衰減更小的電路板材，這也會大大增加電路板的制造成本。為了在降低成本的同時滿足信號質(zhì)量要求，越來越多的工程師需要對設(shè)計的電路中的高速信號進行信號完整性仿真，來保證信號質(zhì)量。

信號完整性仿真方法主要分為頻域仿真和時域仿真兩種。頻域仿真方法是提取出高速串行接口鏈路的S參數(shù)模型，與協(xié)議規(guī)范制定的頻域條件進行比較。不過有些高速串行接口協(xié)議如以太網(wǎng)(IEEE 802.3)協(xié)議里對鏈路的頻域參數(shù)有明確的要求(Annex 69B)，有些接口如SATA協(xié)議并未對全鏈路頻域參數(shù)提出明確要求；此外，鏈路的頻域參數(shù)通常有多個維度，有時候會出現(xiàn)某個參數(shù)不滿足要求，而其他參數(shù)有足夠大設(shè)計余量的情況。所以通常僅憑頻域仿真很難滿足要求，還是需要借助時域仿真來確定鏈路設(shè)計是否滿足要求。

發(fā)明內(nèi)容

從現(xiàn)有的技術(shù)方案來看，對于高速串行鏈路，頻域仿真結(jié)果涵蓋的信息不夠全面，無法直觀看出設(shè)計的余量有多大，以及最合適的參數(shù)組合；時域仿真雖然可以解決這些問題，不過需要大量的人力和時間投入。對于新的硬件電路設(shè)計或硬件設(shè)計變更，需要采用更便捷的方式來加速仿真驗證過程。

本發(fā)明提供了一種基于機器學(xué)習(xí)算法的串行接口仿真的方法和設(shè)備，一方面利用機器學(xué)習(xí)的訓(xùn)練推理功能來解決現(xiàn)有的高速串行鏈路時域仿真時間太長，投入成本高的問題；另一方面解決現(xiàn)有的一些發(fā)明或文章沒有涵蓋高速串行接口各種參數(shù)組合的問題。

根據(jù)本發(fā)明的一個實施例，本發(fā)明提供了一種基于機器學(xué)習(xí)算法進行串行接口仿真的系統(tǒng)，該系統(tǒng)包括：輸入設(shè)備，該輸入設(shè)備接收第一鏈路走線參數(shù)、發(fā)送/接收器參數(shù)組合和第二走線參數(shù)為輸入；處理器，該處理器可以：對第一鏈路走線參數(shù)進行處理得到第一鏈路頻域參數(shù)并且因此得到第一鏈路頻域特征參數(shù)、對第二鏈路走線參數(shù)進行處理得到第二鏈路頻域參數(shù)，并且因此得到第二鏈路頻域特征參數(shù)、根據(jù)第一鏈路頻域參數(shù)和多個發(fā)送/接收器的參數(shù)組合對第一鏈路進行時域仿真并得到多個仿真結(jié)果、對第一鏈路頻域特征參數(shù)和多個仿真結(jié)果進行關(guān)聯(lián)建模并得到與多個發(fā)送/接收器的參數(shù)組合相對應(yīng)的多個關(guān)聯(lián)模型、利用多個關(guān)聯(lián)模型，基于第二頻域特征參數(shù)得到與各個發(fā)送/接收器的參數(shù)組合相對應(yīng)的多個關(guān)聯(lián)模型輸出結(jié)果、從多個關(guān)聯(lián)模型輸出結(jié)果中選擇最優(yōu)結(jié)果并找出與其對應(yīng)的發(fā)送/接收器的參數(shù)組合；存儲器，該存儲器存儲處理器的中間或最終處理數(shù)據(jù)，并為處理器提供實現(xiàn)各種功能必須的數(shù)據(jù)；輸出設(shè)備，該輸出設(shè)備向用戶輸出處理器的處理結(jié)果。