[發明專利]一種定位數字時序路徑spice仿真失敗的方法

在審

• 申請號: 201811608230.0
• 申請日: 2018-12-27
• 公開（公告）號: CN109684746A
• 公開（公告）日: 2019-04-26
• 發明（設計）人: 周漢斌;朱自然;陳建利;陳彬;董森華
• 申請（專利權）人: 北京華大九天軟件有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京德崇智捷知識產權代理有限公司 11467
• 代理人: 王金雙

1.一種定位數字時序路徑spice仿真失敗的方法，包括以下步驟：

讀取仿真波形文件內容，列出預仿真時序路徑上的每個節點連同其時序邊的值和spice仿真后每個節點上時序邊的值；

檢查時序路徑上的每個節點的信號跳變情況；

根據檢查結果判斷仿真失敗原因。

2.根據權利要求1所述的定位數字時序路徑spice仿真失敗的方法，其特征在于，所述檢查時序路徑上的每個節點的信號跳變情況的步驟，進一步包括，檢查到沒有信號的跳變，則仿真失敗；檢查到有信號的跳變但該跳變與原始時序路徑的跳變不一致，則仿真失敗。

3.根據權利要求2所述的定位數字時序路徑spice仿真失敗的方法，其特征在于，所述根據檢查結果判斷仿真失敗原因的步驟，進一步包括，

對于信號未跳變所引起的仿真失敗，檢查對應元件的各個輸入管腳預設的值；

如果發生在元件的輸出管腳，則認為該元件控制端賦值不對或時序元件數據端的激勵源不對；如果發生在元件的輸入管腳，則認為該元件之前的線網與地或高電平相連接。

4.根據權利要求2所述的定位數字時序路徑spice仿真失敗的方法，其特征在于，所述根據檢查結果判斷仿真失敗原因的步驟，進一步包括，

對于信號有跳變但該跳變與原始時序路徑的跳變不一致引起的仿真失敗，則認為控制端賦值不對，列出時序路徑上仿真失敗的點及對應元件的控制端賦值，找出仿真失敗的確切原因。

5.一種計算機可讀存儲介質，其上存儲有計算機指令，其特征在于，所述計算機指令運行時執行權利要求1至4任一項所述的定位數字時序路徑spice仿真失敗的方法的步驟。