[發明專利]存儲器裝置、存儲器系統和操作存儲器裝置的方法

有效

• 申請號: 201811606585.6
• 申請日: 2018-12-27
• 公開（公告）號: CN110085277B
• 公開（公告）日: 2023-07-28
• 發明（設計）人: 車相彥
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C29/42
• 分類號: G11C29/42;G11C29/26
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 史泉;王兆賡

1.一種半導體存儲器裝置，包括

存儲器單元陣列，包括多個動態存儲器單元；

糾錯碼引擎；

輸入/輸出門控電路，連接在所述糾錯碼引擎與所述存儲器單元陣列之間；

錯誤信息寄存器，被配置為存儲錯誤地址和第一校驗子，錯誤地址和第一校驗子與存儲在所述存儲器單元陣列的第一頁中的第一碼字中的第一錯誤位相關聯；

控制邏輯電路，被配置為基于來自外部存儲器控制器的地址和命令來控制所述糾錯碼引擎、所述輸入/輸出門控電路和所述錯誤信息寄存器，

其中，所述控制邏輯電路還被配置為：基于被再次讀取并包括與第一錯誤位不同的第二錯誤位的第一碼字，通過使用存儲在所述錯誤信息寄存器中的第一校驗子來恢復與第二錯誤位相關聯的第二校驗子，并順序地校正第一錯誤位和第二錯誤位。

2.根據權利要求1所述的半導體存儲器裝置，其中，所述糾錯碼引擎還被配置為：基于第一校驗子和第二校驗子順序地校正第一錯誤位和第二錯誤位。

3.根據權利要求2所述的半導體存儲器裝置，其中，所述控制邏輯電路還被配置為：通過基于第一校驗子和第三校驗子執行異或運算來控制所述糾錯碼引擎恢復第二校驗子，

其中，第三校驗子與由于第一錯誤位和第二錯誤位而被誤校正的第三錯誤位相關聯。

4.根據權利要求1所述的半導體存儲器裝置，其中，所述糾錯碼引擎還被配置為校正單個錯誤位。

5.根據權利要求1所述的半導體存儲器裝置，其中，所述錯誤信息寄存器還被配置為存儲與第一碼字相關聯的行地址和列地址。

6.根據權利要求1所述的半導體存儲器裝置，其中，所述控制邏輯電路還被配置為：基于存儲在所述第一頁中的新的寫入數據，來重置存儲與第一錯誤位相關聯的錯誤地址和第一校驗子的所述錯誤信息寄存器的行。

7.根據權利要求1所述的半導體存儲器裝置，其中，所述錯誤信息寄存器包括：

錯誤信息表，被配置為存儲與第一碼字相關聯的行地址、列地址和第一校驗子；

表指向器，被配置為基于所述地址提供與所述錯誤信息表對應的表指向信號；

重置器，被配置為基于從所述控制邏輯電路接收的控制信號來重置存儲在所述錯誤信息表中的內容。

8.根據權利要求1所述的半導體存儲器裝置，其中，所述糾錯碼引擎包括：

糾錯碼編碼器，被配置為對來自外部存儲器控制器的主數據執行糾錯碼編碼，以生成將被存儲在所述第一頁中的奇偶校驗位；

糾錯碼解碼器，被配置為通過使用奇偶校驗位對從所述第一頁讀取的第一碼字中的主數據來執行糾錯碼解碼以生成第一校驗子，并通過使用第一校驗子來恢復第二校驗子。

9.根據權利要求8所述的半導體存儲器裝置，其中，所述糾錯碼解碼器包括：

校驗子生成電路，被配置為通過使用從所述第一頁讀取的第一碼字來生成校驗子；

錯誤定位器，被配置為基于校驗子或恢復的校驗子生成指示第一錯誤位或第二錯誤位的位置的錯誤位置信號；

數據校正器，被配置為基于錯誤位置信號校正第一錯誤位或第二錯誤位以輸出校正的主數據；

選擇電路，被配置為基于選擇信號從第一校驗子和地電壓中選擇一個作為選擇的輸出；

異或門，用于對校驗子和選擇的輸出執行異或運算，以向所述錯誤定位器提供校驗子或恢復的校驗子。

10.根據權利要求9所述的半導體存儲器裝置，其中，所述錯誤定位器還被配置為：基于包括第一錯誤位的第一碼字將錯誤生成信號提供給所述控制邏輯電路，

其中，所述控制邏輯電路還被配置為：將與第一錯誤位相關聯的第一碼字的行地址和列地址作為錯誤地址存儲在所述錯誤信息寄存器中。

11.根據權利要求9所述的半導體存儲器裝置，其中，所述數據校正器還被配置為：當第一碼字包括第一錯誤位時，將校驗子作為第一校驗子存儲在所述錯誤信息寄存器中。