[發明專利]一種應用于單端逐次逼近型模數轉換器的數字自校準方法

在審

• 申請號: 201811602901.2
• 申請日: 2018-12-26
• 公開（公告）號: CN109412594A
• 公開（公告）日: 2019-03-01
• 發明（設計）人: 謝亮;徐亮;張文杰;金湘亮
• 申請（專利權）人: 湘潭芯力特電子科技有限公司
• 主分類號: H03M1/10
• 分類號: H03M1/10
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明公開了一種應用于單端逐次逼近型模數轉換器的數字自校準方法，主DAC采用兩段式結構，校準DAC為單個串聯三段式（M+1）位電容陣列，采用“雙寄存器”預判的方式實現校準碼的回補，包括：校準DAC設計、獲取誤差碼邏輯設計、獲取校準碼邏輯設計，工作模式分為校準模式和正常轉換模式，校準模式測量出待校準位的誤差電壓，正常轉換模式則相應的去補償測量出的誤差電壓，以解決由于工藝制造誤差引入的電容失配問題，有效的減小整體面積，且能夠擴大校準范圍，簡化校準邏輯控制過程，提高回補校準碼的效率。

技術領域

本發明涉及模數轉換器領域，具體為一種應用于單端逐次逼近型模數轉換器的數字自校準方法。

背景技術

逐次逼近型模數轉換器憑借著功耗低、面積小等優勢獲得廣泛的應用，其原理是基于二分法的原理，即對于輸入電壓Vin,主DAC逐次對參考電壓Vref進行N次二分操作，并通過比較器將輸入電壓Vin以及逐次二分操作的Vref進行比較，比較器輸出結果為高電平時為“1”，比較器輸出結構為低電平時為“0”，則可得出N位二進制碼。

逐次逼近型模數轉換器的轉換精度和主DAC中各電容間的二進制權重比密切相關。然而，由于制造工藝誤差帶來的寄生效應和電容失配等影響，使得這種二進制權重比將不再嚴格維持且變化不可預測，從而嚴重限制了模數轉換器的有效精度[1]。

文獻[2]采用先判斷誤差符號，然后根據判斷結果再決定校準DAC的初始態且校準DAC采用多重子陣列結構，極大的增加面積和功耗。

參考文獻：

1.周文婷,李章全.SAR A/D轉換器中電容失配問題的分析[J].微電子學,2007,37(2):199-203。

2.Dai P,Zhao Y,Sheng Y,et al.A self-calibration method forcapacitance mismatch in SAR ADC with split-capacitor DAC[J].MicroelectronicsJournal,2015,46(6):431-438。

發明內容

針對現有技術的不足之處，本發明提供一種應用于單端逐次逼近型模數轉換器的校準方法，采用數字自校準技術有效減小由電容失配引起的限制精度的影響，達到校準的目的。

為了解決上述的問題，本發明采用的技術方案為：一種應用于單端逐次逼近型模數轉換器的數字自校準方法，主DAC采用兩段式結構，校準DAC為單個串聯三段式(M+1)位電容陣列，采用“雙寄存器”預判的方式實現校準碼的回補；所述的M為主DAC中高位段的位數，即用單個串聯三段式(M+1)位校準DAC電容陣列來校準高M位的電容誤差電壓；所述校準DAC的輸出端串聯一個單位電容C及一個到地調節電容C_adj，另外在每一分段電容的上極板及調節電容C_adj的上極板接共模電壓為V_cm的開關，該方法包括以下步驟：

步驟一、校準模式，包括：

步驟(1-1)、測量高M位的誤差電壓：通過第一階段和第二階段的開關轉換，在主DAC的輸出端得到高位段各位的誤差電壓；