[發明專利]一種嵌入式OTP的8位MCU芯片的測試方法

有效

• 申請號: 201811599850.2
• 申請日: 2018-12-26
• 公開（公告）號: CN109817270B
• 公開（公告）日: 2020-12-29
• 發明（設計）人: 徐四九
• 申請（專利權）人: 嘉興威伏半導體有限公司
• 主分類號: G11C29/12
• 分類號: G11C29/12;G11C29/56
• 代理公司: 嘉興永航專利代理事務所(普通合伙) 33265
• 代理人: 俞培鋒

本發明提供了一種嵌入式OTP的8位MCU芯片的測試方法，屬于晶圓檢測技術領域。本嵌入式OTP的8位MCU芯片的測試方法，其特征在于，包括以下步驟：1、利用紫外線UV箱對含有嵌入式OTP的8位MCU芯片的晶圓做UV擦除，掃除OTP存儲單元的殘留電子；2、利用晶圓測試機提供的高壓管腳，將OTP存儲單元以插花方式寫入“0”數據，這樣可以檢測是否存在disturb和diag失效模型；3、利用晶圓測試機提供的高壓管腳，將OTP剩余存儲單元全部寫入“0”數據，這樣可以檢測是否存在disturb和diag失效模型。本發明通用性好，適用所有類型的含有嵌入式OTP的8位MCU芯片的晶圓。

技術領域

本發明屬于晶圓檢測技術領域，涉及一種嵌入式OTP的8位MCU芯片的測試方法。

背景技術

嵌入式OTP的8位MCU芯片是一種通用芯片，主要應用微小電子系統上，市場占有率很高。因為它自帶的存儲體是OTP(只有一次電可編程機會，再次編程必須要使用紫外線照射擦除后才可以)，所以在晶圓級測試實現難度大，主要性能和功能參數無法簡單的直接測試，必須通過一些特殊的流程和方法來實現。中低端的MCU芯片所限于成本，較大部分的芯片都沒有做DFT模塊(用于輔助測試的模塊)，所以可測試性差。

并且，1、在晶圓級只做簡單的測試，犧牲測試覆蓋率，在芯片的系統板級再做補充測試，不但測試效率低而且成本高；2、利用MCU自身特點，將測試軟體寫入到MCU芯片來測試，再使用紫外線擦除，那必然會增加測試工序增加成本。

所以，對于本領域內的技術人員，還有待研發出一種改進的測試方法，以提高晶圓的測試效率，同時控制測試的成本，還能提高測試的準確性。

發明內容

本發明的目的是針對現有的技術存在上述問題，提出了一種嵌入式OTP的8位MCU芯片的測試方法，本發明所要解決的技術問題是如何實現晶圓中嵌入式OTP的8位MCU芯片的失效檢測。

本發明的目的可通過下列技術方案來實現：一種嵌入式OTP的8位MCU芯片的測試方法，其特征在于，包括以下步驟：

1、準備待測的含有嵌入式OTP的8位MCU芯片的晶圓，備用；

2、準備紫外線UV箱和晶圓測試機，備用；

3、利用紫外線UV箱對含有嵌入式OTP的8位MCU芯片的晶圓做UV擦除，掃除OTP存儲單元的殘留電子；

4、利用晶圓測試機提供的高壓管腳，將OTP存儲單元以插花方式寫入“0”數據，這樣可以檢測是否存在di sturb和diag失效模型；

5、利用晶圓測試機提供的高壓管腳，將OTP剩余存儲單元全部寫入“0”數據，這樣可以檢測是否存在di sturb和diag失效模型；

6、讀OTP所有存儲單元是否為“1”，以檢驗所有存儲單元的讀功能；

7、利用MCU外部總線擴展技術，晶圓測試機向嵌入式OTP的8位MCU芯片發送指令，使得MCU輸出內部模擬IP的參數，再利用晶圓測試機的高精度測量單元對其測量和調校；

8、利用MCU外部總線擴展技術，晶圓測試機向嵌入式OTP的8位MCU芯片發送指令，讓MCU完成對自身的數字單元的測試和檢測；

9、利用MCU外部總線擴展技術，晶圓測試機模擬嵌入式OTP的8位MCU芯片現場應用環境，以達到檢驗MCU是否具備行為級的應用功能；

10、最后再次使用紫外線對晶圓做UV擦除，恢復出廠狀態，以保證客戶端應用。

所述的步驟4中對檢測到失效的di sturb和diag失效模型進行標記。

所述的步驟5中對檢測到失效的di sturb和diag失效模型進行標記。