[發(fā)明專利]一種嵌入式大容量并行多路光模塊誤碼測(cè)試系統(tǒng)及其測(cè)試方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201811599217.3
• 申請(qǐng)日: 2018-12-26
• 公開（公告）號(hào): CN109672473B
• 公開（公告）日: 2020-05-26
• 發(fā)明（設(shè)計(jì)）人: 王亞麗;肖海清;楊國(guó)民
• 申請(qǐng)（專利權(quán)）人: 武漢恒泰通技術(shù)有限公司
• 主分類號(hào): H04B10/077
• 分類號(hào): H04B10/077
• 代理公司: 北京君泊知識(shí)產(chǎn)權(quán)代理有限公司 11496
• 代理人: 王程遠(yuǎn)

1.一種嵌入式大容量并行多路光模塊誤碼測(cè)試系統(tǒng)，其特征在于：該嵌入式大容量并行多路光模塊誤碼測(cè)試系統(tǒng)包括控制接口單元(101)、發(fā)送部分和接收部分；

所述控制接口單元(101)用于建立該嵌入式大容量并行多路光模塊誤碼測(cè)試系統(tǒng)與上位機(jī)之間的電性連接，以實(shí)現(xiàn)上位機(jī)對(duì)所述嵌入式大容量并行多路光模塊誤碼測(cè)試系統(tǒng)的管理控制；

所述發(fā)送部分包括發(fā)送端PRBS發(fā)生器(102)和并行多路發(fā)送通道；

所述并行多路發(fā)送通道包括若干個(gè)并行擴(kuò)展的PRBS序列發(fā)送通道；每個(gè)所述PRBS序列發(fā)送通道均包括發(fā)送端串行位移寄存器(103；106；109)、通道標(biāo)識(shí)碼(104；107；110)和輸出驅(qū)動(dòng)(105；108；111)；若干個(gè)所述發(fā)送端串行位移寄存器(103；106；109)之間依次并行連接；并且，每個(gè)所述發(fā)送端串行位移寄存器(103；106；109)均和該發(fā)送端串行位移寄存器(103；106；109)所在的所述PRBS序列發(fā)送通道內(nèi)的所述通道標(biāo)識(shí)碼(104；107；110)以及所述輸出驅(qū)動(dòng)(105；108；111)之間順序串聯(lián)；

所述發(fā)送端PRBS發(fā)生器(102)電性連接到所述控制接口單元(101)以及所述并行多路發(fā)送通道的第一PRBS序列發(fā)送通道的串行移位寄存器(103)；

所述發(fā)送端PRBS發(fā)生器用于發(fā)出標(biāo)準(zhǔn)的PRBS序列；

所述發(fā)送端串行位移寄存器用于對(duì)PRBS序列進(jìn)行移位緩存；

所述通道標(biāo)識(shí)碼用于插入該通道的標(biāo)識(shí)碼；

所述輸出驅(qū)動(dòng)用于該通道電口驅(qū)動(dòng)；

所述接收部分包括控制/存儲(chǔ)單元(201)、接收端PRBS發(fā)生器(202)、復(fù)位控制器(206)、同步碼提取運(yùn)算器(210)以及與所述并行多路發(fā)送通道相對(duì)應(yīng)的并行多路接收運(yùn)算通道；所述并行多路接收運(yùn)算通道包括若干個(gè)并行擴(kuò)展的PRBS序列接收運(yùn)算通道；

每個(gè)所述PRBS序列接收運(yùn)算通道均包括輸入緩沖器(211；212；213)、接收端串行位移寄存器(207；208；209)和數(shù)據(jù)處理單元(203；204；205)；每個(gè)所述PRBS序列接收運(yùn)算通道內(nèi)的所述輸入緩沖器(211；212；213)和所述接收端串行位移寄存器(207；208；209)均電性連接到該通道內(nèi)的數(shù)據(jù)處理單元(203；204；205)；各個(gè)所述接收端串行位移寄存器(207；208；209)之間依次并行連接；

所述并行多路接收運(yùn)算通道內(nèi)的第一PRBS序列接收運(yùn)算通道的接收端串行位移寄存器(207)電性連接到所述接收端PRBS發(fā)生器(202)；所述并行多路接收運(yùn)算通道內(nèi)的每一個(gè)PRBS序列接收運(yùn)算通道的數(shù)據(jù)處理單元(203；204；205)均電性連接到所述控制/存儲(chǔ)單元(201)，所述控制/存儲(chǔ)單元(201)包括若干個(gè)狀態(tài)寄存器；

所述同步碼提取運(yùn)算器(210)電性連接到所述復(fù)位控制器(206)以及所述并行多路接收運(yùn)算通道內(nèi)的每一個(gè)所述輸入緩沖器(211；212；213)，用于提取PRBS序列的同步碼并為所述復(fù)位控制器(206)提供參考脈沖；

所述復(fù)位控制器(206)電性連接到所述接收端PRBS發(fā)生器(202)，用于完成所述接收端PRBS發(fā)生器(202)的復(fù)位以及控制接收端PRBS發(fā)生器(202)的起始相位；

所述接收端PRBS發(fā)生器(202)、所述控制/存儲(chǔ)單元(201)和所述控制接口單元(101)之間分別電性連接；

所述數(shù)據(jù)處理單元用于對(duì)本通道接收PRBS序列和接收端同步PRBS序列的比較運(yùn)算；

所述接收端PRBS發(fā)生器用于發(fā)出接收端同步PRBS序列；

所述控制/存儲(chǔ)單元用于控制接收端 PRBS發(fā)生器的狀態(tài)以及存儲(chǔ)并行多路接收運(yùn)算通道的運(yùn)算結(jié)果及運(yùn)算狀態(tài)。

2.根據(jù)權(quán)利要求1所述的嵌入式大容量并行多路光模塊誤碼測(cè)試系統(tǒng)，其特征在于：所述嵌入式大容量并行多路光模塊誤碼測(cè)試系統(tǒng)可以基于具備多通道串行口的MCU或FPGA，或者兩者與通道擴(kuò)展芯片的組合。

3.根據(jù)權(quán)利要求1所述的嵌入式大容量并行多路光模塊誤碼測(cè)試系統(tǒng)，其特征在于：所述同步碼提取運(yùn)算器(210)包括去通道標(biāo)識(shí)單元、模二加運(yùn)算單元、幀碼比較單元和延時(shí)糾正單元；所述去通道標(biāo)識(shí)單元、模二加運(yùn)算單元、幀碼比較單元和延時(shí)糾正單元之間依次序串行連接。