[發明專利]低頻電磁干擾屏蔽

在審

• 申請號: 201811598903.9
• 申請日: 2018-12-26
• 公開（公告）號: CN111128967A
• 公開（公告）日: 2020-05-08
• 發明（設計）人: 王品娟
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/552
• 分類號: H01L23/552
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 蕭輔寬

本公開涉及低頻電磁干擾屏蔽。本公開涉及一種半導體封裝裝置及形成其的方法。所述半導體封裝裝置包括襯底、安置在所述襯底上的絕緣層，及屏蔽層。所述屏蔽層包含粘合劑層及基礎層。所述粘合劑層安置在所述基礎層與所述絕緣層之間。所述粘合劑層及所述基礎層包含由至少樹脂組成的填料。所述屏蔽層通過劃格法的至少3B剝離試驗等級，且所述屏蔽層的屏蔽效能至少為或等于30dB。

技術領域

本公開涉及屏蔽半導體封裝免受電磁干擾影響。具體地說，本公開涉及一種具有用于阻擋低頻電磁干擾的屏蔽層的半導體封裝。

背景技術

現有半導體封裝通常包含用以屏蔽半導體封裝內的集成電路免受電磁干擾影響的屏蔽層。屏蔽層的厚度取決于屏蔽層是意圖阻擋高頻電磁干擾信號還是低頻電磁干擾信號。高頻是指0.5GHz到6GHz，且低頻是指10MHz到100MHz。舉例來說，為了實現屏蔽的屏蔽效果，歸因于低頻信號的隧道效應，用于阻擋具有相對較低頻率的電磁干擾的屏蔽層的厚度比用于阻擋具有相對較高頻率的電磁干擾的屏蔽層的厚度更厚。

為了阻擋高頻電磁干擾，屏蔽層通常通過濺射工藝形成于模制化合物上。然而，為了阻擋低頻電磁干擾，需要相對較厚的屏蔽層，其可能增加制造成本(歸因于例如，相對較大的制造時間)。

目前，在模制化合物上形成用于阻擋低頻電磁干擾的屏蔽層的方法是噴涂，其與濺射工藝相比需要相對較短的時間。

此外，為了阻擋10MHz的低頻電磁干擾，當屏蔽層的厚度可達到約40μm時，滿足屏蔽要求(屏蔽效能≥30dB)的材料并不具有良好粘合強度，其意味著屏蔽層可能未能通過劃格法的3B剝離試驗等級(美國測試與材料協會標準(American Society for Testing andMaterials standard))。原因在于適用于屏蔽層的材料通常具有低體積電阻率(Ω·cm)。舉例來說，用于濺涂的材料是純金屬，其具有低體積電阻率。然而，由于此材料具有極少樹脂或完全無樹脂，使得屏蔽層與模制化合物之間的黏附力降低，此材料在烘烤及燒結的連續工藝期間將產生一定程度的損耗，且導致具有低體積電阻率的材料及將噴涂的物件(例如模制化合物)的表面的黏附力降低。因此，即使在以上文提及的方式形成的半導體封裝通過可靠性試驗(例如溫度循環實驗)之后，半導體封裝的屏蔽層將仍未能通過至少劃格法的3B剝離試驗等級。

發明內容

本公開提供一種屏蔽層，其為雙層結構。屏蔽層包括粘合劑層及基礎層。粘合劑層安置在基礎層與模制化合物之間。粘合劑層具有損耗較少的導電材料且充當緩沖層。粘合劑層提供基礎層與模制化合物之間的較好黏附力，以便改進由后續加熱或損耗差異引起的屏蔽層與模制化合物之間的粘合強度。

此外，根據本公開的一些實施例，與用于形成用于屏蔽電磁干擾的屏蔽層的濺射工藝相比較，本公開使用噴涂來形成用于屏蔽低頻電磁干擾的較厚屏蔽層，其要求較厚屏蔽層。通過噴涂的屏蔽層與模制化合物之間的粘合強度明顯地比通過濺射工藝的更好。

附圖說明

圖1展示根據本公開的一些實施例的半導體封裝裝置的橫截面圖。

圖2說明根據本公開的一些實施例的半導體封裝裝置的屏蔽層的結構的示意圖。

圖3A說明經提供以形成根據本公開的一些實施例的半導體封裝裝置的基礎層的結構的示意圖。

圖3B說明經提供以形成根據本公開的一些實施例的半導體封裝裝置的粘合劑層的結構的示意圖。

圖4展示根據本公開的另一方面的半導體封裝裝置的橫截面圖。

貫穿圖式和詳細描述使用共同參考編號來指示相同或相似元件。根據以下結合附圖作出的詳細描述，本公開將會更清楚。

圖5展示劃格法的等級。

具體實施方式