[發明專利]一種CMOS圖像傳感器像素結構及其制備、使用方法

有效

• 申請號: 201811598009.1
• 申請日: 2018-12-26
• 公開（公告）號: CN109599408B
• 公開（公告）日: 2022-05-03
• 發明（設計）人: 韓恒利;龔婧
• 申請（專利權）人: 中國電子科技集團公司第四十四研究所
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 重慶輝騰律師事務所 50215
• 代理人: 盧勝斌

本發明屬于光電探測領域的圖像傳感器，提出了一種CMOS圖像傳感器像素結構及其制備、使用方法；所述像素結構包括P型襯底，所述P型襯底包括由下至上設置的光敏區、倍增區以及像元區域；所述像元區域位于P型襯底的頂部的左側或由右側，所述像元區域上形成有深N阱電子通道，并連通至倍增區；本發明通過在像素部分對探測到的光子所形成的光生載流子進行倍增，從而提高器件探測微弱光的靈敏度，進而提升了CMOS圖像傳感器在微光下的探測成像能力。

技術領域

本發明屬于光電探測領域的圖像傳感器，特別是適用于微光環境下的圖像傳感器；具體為一種CMOS圖像傳感器像素結構及其制備、使用方法。

背景技術

圖像傳感器是一種測量光強度的裝置，互補金屬氧化物半導體(ComplementaryMetal Oxide Semiconductor，簡稱CMOS)圖像傳感器由像元探測光強并轉換成電壓輸出。

為提高微弱光尤其是單光子的探測能力，需要采用倍增的方法增強信號，現有的方法是將薄層雪崩光電二極管(avalanche photodiode，簡稱APD)結構與電路集成實現；如圖1所示，傳統的背照式CMOS圖像傳感器像素結構一般由常規的CMOS圖像傳感器由像素區域、電路區域、背面光敏區和P型襯底構成，入射光被器件光敏區吸收后，通過擴散和漂移的方式被像素區域收集并轉換為電壓；如圖2所示，此類結構可以參見下述文章中的描述：Mosconi D,Stoppa D,Pancheri L,et al.CMOS single-photon avalanche diode arrayfor time-resolved fluorescence detection[C].Solid-State Circuits Conference,2006.ESSCIRC 2006.Proceedings of the 32^nd European.IEEE,2006:564-567.但這些圖像傳感器均存在占空比不高、對長波(600nm以上)響應不強的問題。

發明內容

為解決現有像元級倍增式CMOS圖像傳感器響應度低、占空比低的問題，本發明提出了背照式像元級倍增的像素結構，可以解決上述問題，600nm-1100nm波長的響應度平均可提高1倍以上，占空比可以由不到70％提升至100％。

本發明的一種CMOS圖像傳感器像素結構，所述像素結構包括P型襯底，所述P型襯底包括由下至上設置的光敏區、倍增區以及至少一個像元區域；所述像元區域位于P型襯底的頂部，所述像元區域上形成有深N阱電子通道，并連通至倍增區。

優選的，所述P型襯底形成的厚度為一微米至一毫米。

在本發明的像素結構的基礎上，本發明還提出了一種CMOS圖像傳感器像素結構的制備方法，所述制備方法包括以下步驟：

S1、根據探測所需的波長選擇合適摻雜濃度以及合適厚度的P型襯底；在600nm-1100nm波長下，該P型襯底的厚度為80微米～500微米；P型襯底的摻雜濃度為1.0×10¹⁷/cm³至1.0×10²²/cm³；

S2、在所述P型襯底的頂部的形成有至少一個像元區域后，可對該P型襯底進行減?。?/p>

S3、通過擴散或摻雜的方式在P型襯底上形成N型倍增區和P型光敏區；

S4、采用注入或擴散的方式在像元區域制作深N阱，從而連通像元區域至倍增區。

因此，減薄后的P型襯底的厚度為一微米至一毫米。

優選的，所述倍增區采用N型雜質進行摻雜，其摻雜濃度為1.0×10¹⁸/cm³至1.0×10²¹/cm³。