[發明專利]半導體器件

在審

• 申請號: 201811597948.4
• 申請日: 2018-12-26
• 公開（公告）號: CN109599434A
• 公開（公告）日: 2019-04-09
• 發明（設計）人: 尹江龍;章劍鋒;黃玉恩
• 申請（專利權）人: 瑞能半導體有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/20;H01L29/201;H01L29/78
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 段月欣

本發明提供一種半導體器件，包括依次層疊設置的第一電極層、襯底層、N?型漂移區、源極結構及第二電極層；源極結構包括相互獨立的N+摻雜區，以及環繞每個N+摻雜區設置的P基區，相鄰的P基區彼此間隔；第二電極層包括源電極及柵電極，源電極對應并連接N+摻雜區及P基區設置，柵電極對應N+摻雜區、P基區及相鄰P基區之間的N?型漂移區設置，且柵電極與N?型漂移區及源極結構之間通過柵氧化層連接；在柵氧化層與N?型漂移區之間設置有Al_xGa_1?xN層，Al_xGa_1?xN層對應并連接N?型漂移區，0＜x≤1。本發明提供的半導體器件具有改善的積累層電阻及較高的工作效率。

技術領域

本發明涉及一種半導體器件。

背景技術

金屬氧化物半導體場效應晶體管(Metal Oxide Semiconductor Field EffectTransistor，MOSFET)因具有開關速度快、功耗低的優點，而被廣泛應用于各個領域。但是MOSFET存在電流密度小、導通電阻大的缺點。

發明內容

鑒于背景技術中存在的問題，本發明實施例提供了一種半導體器件，以提高電流密度，降低導通電阻。

為了解決上述技術問題，本發明實施例提供一種半導體器件，半導體器件包括依次層疊設置的第一電極層、襯底層、N-型漂移區、源極結構及第二電極層；源極結構包括相互獨立的N+摻雜區，以及環繞每個N+摻雜區設置的P基區，相鄰的P基區彼此間隔；第二電極層包括源電極及柵電極，源電極對應并連接N+摻雜區及P基區設置，柵電極對應N+摻雜區、P基區及相鄰P基區之間的N-型漂移區設置，且柵電極與N-型漂移區及源極結構之間通過柵氧化層連接；在柵氧化層與N-型漂移區之間設置有Al_xGa_1-xN層，Al_xGa_1-xN層對應并連接所述N-型漂移區，0＜x≤1。

根據本發明實施例的一個方面，Al_xGa_1-xN層的厚度為5nm～500nm。

根據本發明實施例的一個方面，Al_xGa_1-xN層的厚度為10nm～100nm。

根據本發明實施例的一個方面，Al_xGa_1-xN層的厚度為10nm～50nm。

根據本發明實施例的一個方面，Al_xGa_1-xN層中，0.1≤x≤0.5。

根據本發明實施例的一個方面，相鄰的P基區通過N-型漂移區間隔，Al_xGa_1-xN層對應并設置于相鄰P基區之間的N-型漂移區的表面。

根據本發明實施例的一個方面，Al_xGa_1-xN層的朝向N-型漂移區的表面與柵氧化層的朝向N-型漂移區的表面齊平。

根據本發明實施例的一個方面，Al_xGa_1-xN層的長度等于或小于相鄰P基區之間的距離。

根據本發明實施例的一個方面，半導體器件為平面式的金屬氧化物半導體場效應晶體管MOSFET或絕緣柵雙極型晶體管(Insulated Gate Bipolar Transistor，IGBT)。

根據本發明實施例的一個方面，相鄰的P基區通過溝槽間隔，P基區與N-型漂移區之間的界面高于溝槽的底面；柵電極、柵氧化層及Al_xGa_1-xN層設置于溝槽內；柵電極與源電極之間通過絕緣氧化層隔離。