[發明專利]一種栓塞互聯式的TSV結構及其制作方法

有效

• 申請號: 201811593482.0
• 申請日: 2018-12-25
• 公開（公告）號: CN110010575B
• 公開（公告）日: 2021-03-30
• 發明（設計）人: 馮光建;王永河;馬飛;程明芳;郁發新
• 申請（專利權）人: 浙江集邁科微電子有限公司
• 主分類號: H01L23/48
• 分類號: H01L23/48;H01L21/768
• 代理公司: 杭州天昊專利代理事務所(特殊普通合伙) 33283
• 代理人: 董世博

本發明公開了一種栓塞互聯式的TSV結構及其制作方法，包括載板，載板上設置TSV孔，TSV孔深度小于載板厚度，金屬柱生成在TSV孔內，金屬柱的高度高于TSV孔深度，金屬柱高于TSV孔深度的部分覆蓋有金屬層，金屬層上表面布置RDL，金屬柱包括固定部和金屬柱本身，金屬柱截面呈長方形，固定部全部在金屬層內，金屬柱上設置絕緣層；本發明提供提高了轉接板的互聯穩定性的一種栓塞互聯式的TSV結構及其制作方法。

技術領域

本發明涉及半導體技術領域，更具體的說，它涉及一種栓塞互聯式的TSV結構及其制作方法。

背景技術

毫米波射頻技術在半導體行業發展迅速，其在高速數據通信、汽車雷達、機載導彈跟蹤系統以及空間光譜檢測和成像等領域都得到廣泛應用，預計2018年市場達到11億美元，成為新興產業。新的應用對產品的電氣性能、緊湊結構和系統可靠性提出了新的要求，對于無線發射和接收系統，目前還不能集成到同一顆芯片上（SOC），因此需要把不同的芯片包括射頻單元、濾波器、功率放大器等集成到一個獨立的系統中實現發射和接收信號的功能。

傳統封裝工藝把各種功能芯片和無源器件安裝在基板上，占用面積大，可靠性差，不能滿足封裝系統越來越小型化的趨勢，而基于標準硅工藝的三維異構封裝技術（系統級封裝SIP）運用TSV技術和空腔結構將不同襯底不同功能的芯片集成在一起，能在較小的區域內實現芯片的堆疊和互聯，大大減小了功能件的面積并增加了其可靠性，越來越成為該產業未來發展的方向。

但是對于實際工藝來講，因為TSV銅柱跟硅轉接板的熱膨脹系數有差異，因此凹在轉接板中的銅柱的上端在后續的熱工藝中會出現膨脹或收縮的問題，如果上表面做的RDL跟TSV銅柱的接觸面積較小，那么當銅柱出現收縮時，就會出現TSV上端金屬跟RDL表面脫離的問題，使互聯發生斷路，造成整個模組失效。

發明內容

本發明克服了現有技術的不足，提供提高了轉接板的互聯穩定性的一種栓塞互聯式的TSV結構及其制作方法。

本發明的技術方案如下：

一種栓塞互聯式的TSV結構，包括載板，載板上設置TSV孔，TSV孔深度小于載板厚度，金屬柱生成在TSV孔內，金屬柱的高度高于TSV孔深度，金屬柱高于TSV孔深度的部分覆蓋有金屬層，金屬層上表面布置RDL，金屬柱包括固定部和金屬柱本身，金屬柱截面呈長方形，固定部全部在金屬層內，金屬柱上設置絕緣層。

一種栓塞互聯式的TSV結構的制作方法，具體處理包括如下步驟：

101）制作金屬柱步驟：在載板上表面通過光刻、刻蝕工藝制作TSV孔，TSV孔深度小于載板的厚度；在載板上表面通過沉積氧化硅、氮化硅或者直接熱氧化形成絕緣層；再通過物理濺射，磁控濺射或者蒸鍍工藝在絕緣層上方制作種子層；接著通過電鍍金屬，使金屬充滿TSV孔，并在200到500度溫度下密化金屬形成金屬柱，通過CMP工藝去除載板上表面的金屬；

102）金屬柱處理步驟：在載板上通過沉積氧化硅或氮化硅形成絕緣層，或用金屬薄膜作為絕緣層；用干法刻蝕或者濕法刻蝕工藝去除金屬柱周圍的絕緣層，使金屬柱露出；

103）完成互聯步驟：用濕法刻蝕工藝對金屬柱進行四周側壁刻蝕，使金屬柱的固定部形成上下兩端寬度大于固定部中間的形狀，或者金屬柱呈T形；在載板表面制作RDL，然后用PVD工藝在載板上表面沉積種子層，最后通過光刻和電鍍工藝制作出跟金屬柱柱鑲嵌結構的RDL走線，形成栓塞結構。

進一步的，載板大小采用4、6、8、12寸中的一種，載板厚度范圍為200um到2000um，載板材料采用硅片、玻璃、石英、碳化硅、氧化鋁、環氧樹脂、聚氨酯中的一種。

進一步的，TSV孔直徑范圍在1um到1000um，深度在10um到1000um。