[發明專利]基于FPGA技術的差錯控制芯核水印方法

有效

• 申請號: 201811591605.7
• 申請日: 2018-12-25
• 公開（公告）號: CN109785217B
• 公開（公告）日: 2023-05-09
• 發明（設計）人: 張大方;劉振宇;龍靜
• 申請（專利權）人: 湖南大學
• 主分類號: G06T1/00
• 分類號: G06T1/00;G06F21/60;G06F21/32
• 代理公司: 長沙正奇專利事務所有限責任公司 43113
• 代理人: 馬強;王娟

本發明公開了一種基于FPGA技術的差錯控制芯核水印方法，對IP用戶的文字簽名信息進行分存，然后加密生成的子水印，得到n份加密子水印后將其嵌入到FPGA設計中，使用戶得到不同的帶有用戶標識的IP版本。當發生版權侵權事件，只需正確提取t或t份以上的加密子水印并進行解密即可完成用戶指紋信息恢復，通過用戶指紋信息進行版權侵權跟蹤。使用IP擁有者的圖像信息進行版權保護，并且利用門限多秘密共享方法對圖像進行分發來解決資源開銷問題。人類視覺系統對圖像質量變化具有一定的容錯性，即使圖像中版權文字信息的誤碼率為16.74％，仍然可以成功識別出版權內容。本發明不僅在嵌入水印開銷方面具有良好的性能，而且在魯棒性方面也達到了很好的效果。

技術領域

本發明涉及水印算法，特別是一種基于FPGA技術的差錯控制芯核水印算法。

背景技術

隨著集成電路制造技術和電路復雜度的提高，單個硅片上的集成度越來越高。同時，人們對集成系統的需求也不斷提高，希望在同一個硅片上實現更多的功能，系統芯片集成(SOC)逐漸成為集成電路的主流方向。為了能夠更好地解決集成電路設計中的成本、周期、風險等問題，一種廣泛應用于企業的知識產權核(IP)復用技術應運而生。IP復用技術指的是在設計高復雜度的集成電路時，直接將已經設計好并通過驗證的電路模塊引入到電路設計中進行使用。IP核復用技術在給企業帶來設計便利的同時，也給IP核安全使用帶來了挑戰，如非法復制、逆向工程、惡意修改及克隆盜版等。這些侵權行為不僅給IP設計人員造成巨大的經濟損失，同時嚴重威脅集成電路產業的健康發展。

現場可編程門陣列(FPGA)憑其可重復編程以及靈活性受到了眾多半導體企業的青睞。當前的FPGA設計知識產權認證技術主要包括數字標簽技術、數字指紋技術、數字水印技術以及硬件加密技術。其中數字標簽技術通過向芯片內部放置電子“標簽”來識別芯片真偽。目前研究比較火熱的新技術PUF就是數字標簽技術之一。PUF利用芯片在制造過程當中產生的不可避免的物理差異以防止芯片克隆。數字指紋技術和數字水印技術通過向FPGA設計中添加特定意義的標記達到版權保護的目的。數字指紋技術將用戶的信息嵌入到設計中，使不同的用戶得到不同的帶有用戶標識的IP版本以實現版權侵權追蹤，在發生版權糾紛時能明確劃分責任；而數字水印技術則是將IP擁有者的簽名信息嵌入到FPGA設計當中，以達到版權保護目的。一旦發生疑似版權侵權行為，IP擁有者可以申請核實可疑的IP設計。如果成功檢測到有效的簽名信息，版權所有得以證明，而侵權者則受到法律的制裁。