[發明專利]一種晶振的激勵信號的生成裝置、芯片及晶振激勵系統

有效

• 申請號: 201811581247.1
• 申請日: 2018-12-24
• 公開（公告）號: CN109687874B
• 公開（公告）日: 2023-08-08
• 發明（設計）人: 周曉秋;錢永學;孟浩;葉曉斌;黃鑫
• 申請（專利權）人: 北京昂瑞微電子技術股份有限公司
• 主分類號: H03M3/00
• 分類號: H03M3/00
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王寶筠

本申請公開了一種晶振的激勵信號的生成裝置、芯片及晶振激勵系統，其中，晶振的激勵信號的生成裝置包括：時鐘信號產生器和sigma?delta調制器；所述時鐘信號產生器與所述sigma?delta調制器連接；所述時鐘信號產生器，用于產生目標頻率的時鐘信號；所述目標頻率是位于以兩倍的目標諧振頻率為中心頻率的預設范圍的頻率；所述sigma?delta調制器，用于基于所述時鐘信號產生量化噪聲；將所述量化噪聲作為激勵信號。通過本申請實施例，以達到快速起振為前提，芯片能夠使用的晶振受限程度減小，并且增加對裝置的制作工藝的誤差容忍度。

技術領域

本申請涉及電子技術領域，特別是涉及一種晶振的激勵信號的生成裝置、一種芯片以及一種晶振激勵系統。

背景技術

芯片中一切指令的執行都需要以時鐘信號為基礎，時鐘信號一般由石英晶體諧振器(Quartz?Crystal?Oscillator)提供，石英晶體諧振器簡稱為晶振，并且，一個晶振提供一種諧振頻率的時鐘信號。晶振從接收到芯片的起振指令到產生時鐘信號所需的時間稱為起振時間。

一般，起振時間不能滿足芯片的需求，目前，降低起振時間的方法為：當芯片需要目標諧振頻率的時鐘信號時，向用于提供目標諧振頻率的目標晶振輸出一個與目標諧振頻率接近的激勵信號，以增加目標晶振的信號能量，從而降低目標晶振的起振時間；在實際應用中，激勵信號可以為震蕩信號，為了使目標晶振較快的起振，通常需要輸出給目標晶振的震蕩信號的頻率與目標諧振頻率間的誤差低于0.5％；因此，需要在芯片中安裝用于產生頻率符合誤差要求的震蕩信號的裝置。

此時，由于裝置需要產生頻率符合誤差要求的信號，因此，對裝置的制作工藝要求較高；并且，一旦在芯片中安裝了用于降低目標晶振的起振時間的裝置；在以達到快速起振為前提時，芯片只能使用頻率位于包含目標諧振頻率的誤差范圍內的晶振，而不能使用頻率位于包含目標諧振頻率的誤差范圍之外的晶振，即以達到快速起振為前提，芯片能夠使用的晶振受限。

發明內容

基于此，本申請提出了一種晶振的激勵信號的生成裝置，用以以達到快速起振為前提，芯片能夠使用的晶振受限程度減小，并且增加對裝置的制作工藝的誤差容忍度。

本申請提供的技術方案為：

本申請提供了一種晶振的激勵信號的生成裝置，包括：時鐘信號產生器和sigmadelta調制器；所述時鐘信號產生器與所述sigma?delta調制器連接；

所述時鐘信號產生器，用于產生目標頻率的時鐘信號；所述目標頻率是位于以兩倍的目標諧振頻率為中心頻率的預設范圍的頻率；

所述sigma?delta調制器，用于基于所述時鐘信號產生量化噪聲；將所述量化噪聲作為激勵信號。

優選的，所述時鐘信號產生器包括：振蕩器與倍頻器；所述振蕩器與所述倍頻器連接，所述倍頻器與所述sigma?delta調制器連接；

所述振蕩器，用于提供頻率為所述目標諧振頻率的信號；

所述倍頻器，用于在所述振蕩器輸出的信號基礎上，向所述振蕩器提供所述目標頻率的時鐘信號。

優選的，還包括：隨機數產生器；所述隨機數產生器與所述sigma?delta調制器連接；

所述隨機數產生器，用于為所述sigma?delta調制器提供隨機數或者隨機序列。

優選的，還包括：數字緩沖器，所述數字緩沖器與所述sigma?delta調制器連接；

所述數字緩沖器，用于輸出所述激勵信號。

優選的，所述預設范圍為從所述目標諧振頻率一半的負值到所述目標諧振頻率一半所組成的范圍。

優選的，所述振蕩器為RC振蕩器。