[發明專利]具有非易失性邏輯陣列備份相關應用的處理裝置

有效

• 申請號: 201811580481.2
• 申請日: 2013-09-10
• 公開（公告）號: CN109637573B
• 公開（公告）日: 2023-08-15
• 發明（設計）人: S·C·巴特林;S·卡納
• 申請（專利權）人: 德克薩斯儀器股份有限公司
• 主分類號: G11C16/06
• 分類號: G11C16/06;H03K19/0175
• 代理公司: 北京紀凱知識產權代理有限公司 11245
• 代理人: 趙志剛;李英

1.一種電子裝置，其包括：

非易失性邏輯陣列，即NVL陣列；

多于一個易失性存儲陣列，每個具有多個易失性存儲元件；以及

具有輸出和多個輸入的選擇電路，其中所述多個輸入的每個輸入耦合到所述易失性存儲陣列的相應一個并且所述輸出耦合到所述NVL陣列；

其中每個易失性存儲元件包括保留觸發器，所述保留觸發器包括主鎖存器和從鎖存器，所述從鎖存器包括：

耦合到所述主鎖存器的輸出的第一反相器；以及

由時鐘信號和保持信號可控的第二反相器，所述第二反相器包括：

包括耦合到所述第一反相器的輸出的柵極的第一開關；

相對于彼此串聯耦合并且被耦合為響應于所述時鐘信號的第二開關和第三開關，其中所述第二開關耦合到所述第一開關；

相對于彼此串聯耦合、與所述第二開關和第三開關并聯耦合并且被耦合為響應于所述保持信號的第四開關和第五開關，其中所述第四開關耦合到所述第一開關；以及

第六開關，其耦合到所述第三開關和第五開關并且包括耦合到所述第一反相器的輸出的柵極。

2.根據權利要求1所述的電子裝置，其中所述從鎖存器額外包括第一輸入以及第二輸入，并且其中所述從鎖存器的第一輸入耦合到所述第一反相器的輸入和所述第二反相器的輸出。

3.根據權利要求2所述的電子裝置，其中所述第二輸入耦合到所述NVL陣列的輸出。

4.根據權利要求3所述的電子裝置，其中所述第二開關和第三開關之間的節點是所述第一反相器的輸出。

5.根據權利要求1所述的電子裝置，其中所述第一開關、第二開關、第三開關、第四開關、第五開關和第六開關中的每個是MOSFET晶體管。

6.根據權利要求5所述的電子裝置，其中所述第一開關、第二開關和第三開關各自是第一導電類型的MOSFET晶體管，并且所述第四開關、第五開關和第六開關各自是第二導電類型的MOSFET晶體管。

7.根據權利要求2所述的電子裝置，其中所述第一反相器是三態反相器。

8.根據權利要求2所述的電子裝置，其中所述第一反相器的輸出耦合到所述從鎖存器的第二輸入。

9.根據權利要求2所述的電子裝置，其中所述主鎖存器包括由所述保持信號可控的第三反相器和由所述時鐘信號可控的第四反相器。

10.根據權利要求1所述的電子裝置，其中所述主鎖存器和所述從鎖存器耦合到所述電子裝置的不同的相應電源域。

11.一種電子裝置，其包括：

非易失性邏輯陣列，即NVL陣列；

多于一個易失性存儲陣列，每個具有多個易失性存儲元件；

具有輸出和多個輸入的選擇電路，其中所述多個輸入的每個輸入耦合到所述易失性存儲陣列的相應一個并且所述輸出耦合到所述NVL陣列；

第一電源域；以及

與所述第一電源域分開的第二電源域；

其中每個易失性存儲元件包括保留觸發器，所述保留觸發器包括耦合到所述第一電源域的主鎖存器和耦合到所述第二電源域的從鎖存器，其中所述從鎖存器包括：

耦合到所述主鎖存器的輸出的第一反相器；以及

第二反相器，所述第二反相器包括：

包括耦合到電源電壓的第一端子以及耦合到所述第一反相器的輸出的替換頁的柵極的第一晶體管；

彼此串聯耦合、耦合到所述第一晶體管的第二端子并且被耦合為響應于時鐘信號的第二晶體管和第三晶體管；

彼此串聯耦合、耦合到所述第一晶體管的第二端子并且被耦合為響應于保持信號的第四晶體管和第五晶體管；以及

第六晶體管，其包括耦合到所述第三晶體管和第五晶體管的第一端子、耦合到接地的第二端子以及耦合到所述第一反相器的輸出的柵極。