[發明專利]Si基改性Ge單片同層光電器件

在審

• 申請號: 201811562802.6
• 申請日: 2018-12-20
• 公開（公告）號: CN111354821A
• 公開（公告）日: 2020-06-30
• 發明（設計）人: 薛磊
• 申請（專利權）人: 西安科銳盛創新科技有限公司
• 主分類號: H01L31/153
• 分類號: H01L31/153;H01L31/173;H01L31/18
• 代理公司: 西安嘉思特知識產權代理事務所(普通合伙) 61230
• 代理人: 孫濤濤

本發明涉及一種Si基改性Ge單片同層光電器件，包括：襯底(001),埋層(002)，發光器部分(1)，波導部分(2)，探測器部分(3)和電極(013)；其中，所述波導部分(2)，與所述發光器部分(1)和所述探測器部分(3)之間分別設置有隔離層(009)；所述波導部分(2)和所述隔離層(3)的外表面包覆有第一應力膜(011)；所述探測器部分(3)外表面和所述埋層(002)上表面包覆有第二應力膜(012)。本技術方案，通過將發光器部分(1)、波導部分(2)和探測器部分(3)集成設置于同一襯底(001)和埋層(002)上，器件集成度高，工藝成本低；并且通過第一應力膜(011)、第二應力膜(012)對波導部分(2)和探測器部分(3)進行能帶調制，使發光器部分(1)、波導部分(2)和探測器部分(3)的禁帶寬度滿足要求。

技術領域

本發明屬于光電通信領域，具體涉及一種Si基改性Ge單片同層光電器件。

背景技術

隨著光通信技術的不斷發展，光電信號轉換設備的小型化和低功耗問題變得越來越迫切。在光學器件、電學器件以及光電集成領域，Ⅲ-Ⅴ族半導體材料已經有了相當廣泛的應用，但是，其與現有的Si工藝不兼容、生產成本高和工藝周期較長，制約著其進一步的發展。

光子集成回路(photon integrated circuit,PIC)和光電子集成回路(opticelectronics integrated circuit，OEIC)所使用的材料有Ⅳ族的Si、Ge和Ⅰ～Ⅴ族化合物的GaAS、InP及其三、四元合金等半導體材料，由于硅具有更高程度的晶體完整性、優良的機械、熱學性能和大尺寸以及硅微電子技術的成熟性，在目前的PIC、OEIC研究中更加受到重視，Si基單片光電集成已成為未來計算機和通信領域高性能、低功耗光電集成電路的重要解決方案，所以無論是用PIC還是OEIC取代集成電路，開展硅基PIC、OEIC的研究都是必由之路。

現有的技術手段中，發光器件、光波導器件、光探測器件采用不同的材料進行工藝制作，其與現有的Si工藝不兼容，且現有技術方案下，各部件之間單獨制作，器件集成度低，還存在工藝周期長、生產成本高的問題。

發明內容

本發明的目的在于克服上述現有技術存在的缺陷，提出了一種Si基改性Ge單片同層光電器件，用于解決現有光電器件產品兼容性差、工藝周期長、生產成本高及器件集成度低的問題。具體的實施方式如下：

本發明實施例提供了一種Si基改性Ge單片同層光電器件，包括：

襯底；

埋層，所述埋層設置于所述襯底上；

發光器部分、波導部分和探測器部分，所述發光器部分、波導部分和探測器部分依次設置于所述埋層上；

電極，所述電極設置于所述發光器部分和所述探測器部分。

其中，所述波導部分，與所述發光器部分和所述探測器部分之間分別設置有隔離層，所述波導部分和所述隔離層的外表面包覆有第一應力膜，所述探測器部分外表面和所述埋層上表面包覆有第二應力膜。

在一個具體的實施例中，所述發光器部分包括：

第一本征Ge層，所述第一本征Ge層設置在所述埋層上，所述第一本征Ge層的高度為40～50nm；

本征GeSn層，所述本征GeSn層設置在第一本征Ge層上，所述本征 GeSn層具有直接帶隙，高度為250nm，Zn組份為8％；

第二本征Ge層，所述第二本征Ge層設置在所述本征GeSn層上，高度為40～50nm；

N型Ge層，所述N型Ge層設置于所述第二本征Ge層上，高度為100nm，摻雜濃度為3*10¹⁹cm^-3；