[發明專利]一種二值憶阻器的神經網絡芯片

有效

• 申請號: 201811552899.2
• 申請日: 2018-12-19
• 公開（公告）號: CN109657787B
• 公開（公告）日: 2022-12-06
• 發明（設計）人: 帥垚;喬石珺;彭赟;吳傳貴;羅文博;王韜;張萬里;梁翔;潘忻強
• 申請（專利權）人: 電子科技大學
• 主分類號: G06N3/063
• 分類號: G06N3/063
• 代理公司: 電子科技大學專利中心 51203
• 代理人: 閆樹平

1.一種二值憶阻器的神經網絡芯片，用于承載二值化神經網絡的憶阻器系統和中央處理器CPU的協作，以完成神經網絡的運算，包含中央處理器CPU和憶阻器系統，其特征在于：

中央處理器負責進行高精度線性運算，憶阻器系統基于交叉陣列結構的憶阻器芯片以實現矩陣運算，兩者之間進行電連接以達成信息交換；

所述憶阻器系統包含憶阻器核心、外圍控制電路和自檢糾錯電路；

憶阻器核心包含有至少一片憶阻器芯片，單個憶阻器芯片內包含呈交叉陣列結構的n個憶阻器單元，n≥2；

外部控制電路包括外部命令請求、讀寫控制電路、讀寫激勵電路、功能片選信號、讀出電路和數據輸出模塊，負責按照外部命令請求來激勵和讀取憶阻器芯片內各憶阻器單元的阻值狀態，進而完成存儲和運算的功能，并將數據結果處理后返回給中央處理器；

自檢糾錯電路負責進行憶阻器狀態檢查與調整，檢測是否有憶阻器單元失效或數據存儲錯誤，告知使用者和排除故障；

其工作流程如下：

外部命令輸入到外部命令請求后，會同時傳輸到讀寫控制電路和功能片選信號；

讀寫控制電路根據外部命令選擇讀或寫，并將讀寫命令傳輸給自檢糾錯電路和讀寫激勵電路：自檢糾錯電路記錄讀寫控制電路的命令；讀寫激勵電路產生寫入電壓信號或讀取電壓信號傳輸給憶阻器核心；

功能片選信號根據外部命令請求產生選擇憶阻器芯片的命令并傳輸給憶阻器核心；憶阻器核心根據命令完成計算后，將計算結果輸出到讀出電路進行處理；讀出電路將計算結果返回給自檢糾錯電路對照讀寫控制電路的命令：若對照后無錯誤會將信息通知讀出電路，由讀出電路將計算結果交給數據輸出模塊輸出給中央處理器；若有錯誤將告知使用者錯誤信息，并排除錯誤；

所述憶阻器芯片內憶阻器單元的阻值和二值化神經網絡權值一一對應，即高阻態對應-1，低阻態對應+1；當憶阻器單元進入寫入狀態，需要從高阻態調到低阻態時，加上正向的波形；反之需要從低阻態調到高阻態時，加上反向波形；

所述憶阻器芯片的寫入電壓高于讀取電壓，寫入采用一時多工調控方式，即同列同時寫入，根據同一列不同單元的調控命令，在上電極端同時施加對應電壓，下電極輸出對應信號；該列寫入完成后進行下一列的寫入，直到完成命令執行，讀取采用一時一工調控方式，逐個單元施加讀取電壓遍歷直到完成命令執行；

所述憶阻器芯片執行矩陣運算時，輸入電壓使用讀取電壓的值，采用單次運算調控方式，即根據輸入的二值數據在上電極同時輸入對應該二值數據的電壓，各下電極同時輸出電流，然后將電流信號轉化為數字信號并輸出。

2.如權利要求1所述二值憶阻器的神經網絡芯片，其特征在于：

還包括與中央處理器CPU和憶阻器系統電連接的SDRAM、圖像信號處理ISP和/或數字信號處理DSP；SDRAM 用來輔助存儲，ISP和DSP配合中央處理器和憶阻器系統利用神經網絡進行智能化圖像處理。