[發明專利]半導體器件及其制作方法

有效

• 申請號: 201811551962.0
• 申請日: 2018-12-18
• 公開（公告）號: CN109686782B
• 公開（公告）日: 2021-11-12
• 發明（設計）人: 左義忠;楊壽國;高宏偉;邢文超
• 申請（專利權）人: 吉林華微電子股份有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/423;H01L21/331;H01L21/336;H01L29/739;H01L29/78
• 代理公司: 北京超凡志成知識產權代理事務所(普通合伙) 11371
• 代理人: 王術蘭

本發明提供了一種半導體器件及其制作方法，包括：襯底硅片，以及在襯底硅片表面的電極金屬；其中，襯底硅片內嵌有變徑溝槽；變徑溝槽包括變徑區和非變徑區；變徑溝槽的內壁設置有柵氧化層；柵氧化層的內壁設置有多晶硅材料；其中，在柵氧化層的指定位置處設置有源區；多晶硅材料的內壁設置有氧化物；襯底硅片的預設區域設置有P阱區；P阱區的P+注入窗口處設置有P+區。本發明通過將源區設置在柵氧化層的指定位置，改變了源區與柵氧化層之間的相對位置，從而降低寄生晶體管的基區電阻，進而提高半導體器件的抗閂鎖能力。

技術領域

本發明涉及半導體器件技術領域，尤其是涉及一種半導體器件及其制作方法。

背景技術

半導體是指常溫下導電性能介于導體與絕緣體之間的材料，例如MOS(metaloxide semiconductor，金屬氧化物半導體)器件，其中，MOS器件又包括溝槽MOSFET和溝槽IGBT(Insulated Gate Bipolar Transistor，絕緣柵雙極型晶體管)，為了降低MOS器件的壓降或通態電阻，提出了一種溝槽結構的MOS器件，目前的MOS器件通過N+源區引出溝道電流，但是同時也引進了NPN寄生晶體管，NPN寄生晶體管對MOS器件的EAS(Energy AvalancheStress，雪崩能量)或IGBT器件抗閂鎖能力產生影響，目前改善的技術手段是增加P+摻雜，以降低N+源區下方P+區電阻，來抑制NPN寄生晶體管的啟動，但是在P+區的注入摻雜的工藝控制難度較大，光刻套準以及P型雜質注入深度都會對MOS器件的閾值電壓產生影響。

發明內容

有鑒于此，本發明的目的在于提供一種半導體器件及其制作方法，可以減少源區對抗閂鎖能力的影響，進而減少對MOS器件的閾值電壓產生的影響，同時可以降低工藝控制難度。

第一方面，本發明實施例提供了一種半導體器件，包括：襯底硅片，以及在襯底硅片表面的電極金屬；其中，襯底硅片內嵌有變徑溝槽；變徑溝槽包括變徑區和非變徑區；變徑溝槽的內壁設置有柵氧化層；柵氧化層的內壁設置有多晶硅材料；其中，在柵氧化層的指定位置處設置有源區；多晶硅材料的內壁設置有氧化物；襯底硅片的預設區域設置有P阱區；P阱區的P+注入窗口處設置有P+區。

結合第一方面，本發明實施例提供了第一方面的第一種可能的實施方式，其中，上述源區包括N+源區或肖特基勢壘源區。

結合第一方面的第一種可能的實施方式，本發明實施例提供了第一方面的第二種可能的實施方式，其中，上述肖特基勢壘源區包括金屬硅化物。

結合第一方面，本發明實施例提供了第一方面的第三種可能的實施方式，其中，上述變徑區的直徑和非變徑區的直徑之差在0.3微米和1.5微米之間。

第二方面，本發明實施例還提供一種半導體器件的制作方法，包括：在襯底硅片表面形成刻蝕所需的掩蔽膜，采用刻蝕的方法在襯底硅片內形成變徑溝槽，對變徑溝槽進行犧牲氧化，并去除襯底硅片表面的掩蔽膜；變徑溝槽包括變徑區和非變徑區；采用柵氧化工藝在變徑溝槽的內壁形成柵氧化層；在柵氧化層的內壁淀積多晶硅材料；對多晶硅材料進行刻蝕，形成多晶硅空腔，并在多晶硅空腔的內壁淀積氧化物；將氧化物刻蝕至預設位置，并在襯底硅片的P阱注入窗口注入P阱，形成P阱區；在P阱區添加各目標物質，并在襯底硅片表面淀積金屬，形成電極金屬，以得到半導體器件；其中，目標物質包括用于形成源區的物質；源區位于柵氧化層的指定位置。

結合第二方面，本發明實施例提供了第二方面的第一種可能的實施方式，其中，上述將氧化物刻蝕至預設位置的步驟，包括：將氧化物刻蝕至襯底硅片的表面。

結合第二方面的第一種可能的實施方式，本發明實施例提供了第二方面的第二種可能的實施方式，其中，上述在P阱區添加各目標物質，并在襯底硅片表面淀積金屬，形成電極金屬的步驟，包括：通過光刻工藝在P阱區上形成N+源區注入窗口，并通過N+源區注入窗口注入第一目標物質，形成N+源區；在P阱區的預設位置注入第二目標物質，形成P+區；對襯底硅片進行退火工藝，以形成有效摻雜；在襯底硅片表面淀積金屬，形成電極金屬。