[發明專利]一種用于放大器前端的可控制增益的電壓編碼電路

在審

• 申請號: 201811550276.1
• 申請日: 2018-12-18
• 公開（公告）號: CN109639281A
• 公開（公告）日: 2019-04-16
• 發明（設計）人: 何弢
• 申請（專利權）人: 四川長虹電器股份有限公司
• 主分類號: H03M1/18
• 分類號: H03M1/18;H03M1/36
• 代理公司: 四川省成都市天策商標專利事務所 51213
• 代理人: 吳瑞芳

本發明公開了一種用于放大器前端的可控制增益的電壓編碼電路，包括快閃ADC模塊和數字編碼器模塊，所述快閃ADC模塊包括多個比較器和多個比例分壓電阻，多個所述比較器的同一個輸入端口均與外部的電壓控制信號連接，相鄰比較器的另一個輸入端口之間均設有一個所述比例分壓電阻，其中，第一個比較器的另一個輸入端口還經另一個比例分壓電阻和電源連接，最后一個比較器的另一個輸入端口還經另一個比例分壓電阻和地連接，多個所述比較器的輸出端口均與所述數字編碼器模塊連接，該數字編碼器模塊用于將多個所述比較器輸出的信號進行編碼產生非重疊的高電平信號。本發明能正確產生控制放大器增益的控制信號。

技術領域

本發明涉及半導體領域的模擬半導體集成電路技術領域，特別是一種用于放大器前端的可控制增益的電壓編碼電路。

背景技術

放大器在模擬半導體集成電路設計是一個普遍的基礎，做好放大器是設計模擬半導體集成電路的基本條件。本發明是基于一款軍工項目。項目的目標是基于國內成熟工藝開發一個四通道超低噪聲增益可變放大器。這個放大器具有很多出色的性能指標：電壓噪聲0.74nV/√Hz，電流噪聲2.5pA/√Hz。可變的增益范圍-4.5dB～43.5dB(LO),7.5dB～55.5dB(HI)。要實現這些指標參考芯片采用的是專用的Bipolar工藝，而我們只能采用國產最成熟的CMOS工藝。

所以在原芯片中利用雙極型晶體管的內阻和放大器的增益電阻直接搭配成可變增益的網絡來實現對放大器增益的直接控制，在本發明設計中使用的CMOS 工藝沒有那種準確內阻的雙極型晶體管，所以原芯片使用的電路并不能使用，必須全新設計放大器的增益控制的電壓編碼電路。

發明內容

為解決現有技術中存在的問題，本發明的目的是提供一種用于放大器前端的可控制增益的電壓編碼電路，本發明使用多級的比較器組成的快閃ADC模塊和數字編碼器模塊來實現電壓信號到數字控制信號的轉換，正確產生控制放大器增益的控制信號。

為實現上述目的，本發明采用的技術方案是：一種用于放大器前端的可控制增益的電壓編碼電路，包括快閃ADC模塊和數字編碼器模塊，所述快閃ADC 模塊包括多個比較器和多個比例分壓電阻，多個所述比較器的同一個輸入端口均與外部的電壓控制信號連接，相鄰比較器的另一個輸入端口之間均設有一個所述比例分壓電阻，其中，第一個比較器的另一個輸入端口還經另一個比例分壓電阻和電源連接，最后一個比較器的另一個輸入端口還經另一個比例分壓電阻和地連接，多個所述比較器的輸出端口均與所述數字編碼器模塊連接，該數字編碼器模塊用于將多個所述比較器輸出的信號進行編碼產生非重疊的高電平信號。

作為一種優選的實施方式，所述電源和與電源最近的比例分壓電阻之間以及地和與地最近的比例分壓電阻之間均設有電壓分壓電阻。

作為另一種優選的實施方式，所述數字編碼器模塊具有數字邏輯輸入信號的MODE控制端口，該MODE控制端口用于控制增益隨外部的電壓控制信號的升高而升高或降低。

作為另一種優選的實施方式，所述ADC模塊中比較器和比例分壓電阻的個數均為9個。

本發明的有益效果是：

本發明涉及一種低噪聲放大器電路中使用的2級增益可變電路中使用的增益控制部分中的電壓編碼電路，該電路可以把外部控制增益的電壓電路轉變成數字代碼來控制增益電路中的開關電路，從而改變放大器的比例放大電路來改變放大器的增益；快閃ADC模塊由多個比較器和多個比例分壓電阻組成，由于其沒有時鐘，具有最低的功耗，在原芯片中是使用雙極型工藝利用雙極型晶體管的內部電阻和增益電阻的比例來實現，本發明使用CMOS工藝，所以引入了數字編碼電路來實現電壓信號到數字控制信號之間的轉換。

附圖說明

圖1為本發明實施例的電路原理圖；

圖2為本發明實施例數字編碼器模塊的數字信號轉換波形示意圖；