[發(fā)明專利]一種雷達(dá)極化信息處理方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201811549603.1
• 申請(qǐng)日: 2018-12-18
• 公開（公告）號(hào): CN109581316A
• 公開（公告）日: 2019-04-05
• 發(fā)明（設(shè)計(jì)）人: 王鋒;劉鵬遠(yuǎn);柳鵬;韓翠娥;劉昉
• 申請(qǐng)（專利權(quán)）人: 中國人民解放軍陸軍工程大學(xué)
• 主分類號(hào): G01S7/41
• 分類號(hào): G01S7/41
• 代理公司: 北京中索知識(shí)產(chǎn)權(quán)代理有限公司 11640
• 代理人: 劉翔

1.一種雷達(dá)極化信息處理方法，包括以下步驟：探測(cè)信號(hào)生成步驟：根據(jù)探測(cè)目標(biāo)的不同，控制終端選擇不同的雷達(dá)配置文件，并將配置文件燒入到FPGA的ROM中，雷達(dá)運(yùn)行時(shí)，F(xiàn)PGA主控芯片將配置文件加載到高速RAM中，在所述FPGA主控芯片中生成先進(jìn)先出隊(duì)列，根據(jù)配置文件中的時(shí)序參數(shù)，將配置文件中的探測(cè)信號(hào)數(shù)據(jù)寫入到所述先進(jìn)先出隊(duì)列中，再經(jīng)過數(shù)模轉(zhuǎn)換后，通過濾波得到探測(cè)信號(hào)并通過雷達(dá)天線進(jìn)行發(fā)射；

回波信號(hào)采集步驟：所述FPGA主控芯片控制雷達(dá)的天線構(gòu)成傳輸通道接收來自目標(biāo)的模擬回波信號(hào)；

回波信號(hào)預(yù)處理步驟：所述FPGA主控芯片將傳輸通道采集得到的縱向、橫向回波信號(hào)進(jìn)行下變頻、累加處理；

回波信號(hào)極化處理步驟：將預(yù)處理后的回波信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換，然后由所述FPGA主控芯片進(jìn)行加權(quán)、合并處理，隨后通過先進(jìn)先出隊(duì)列緩存到高速RAM中；

回波信號(hào)處理結(jié)果顯示步驟：控制終端通過高速總線讀取所述高速RAM中的數(shù)據(jù)，并進(jìn)行顯示；

FPGA重構(gòu)步驟：所述控制終端對(duì)配置文件進(jìn)行修改，將配置文件中的工作模式修改為瞬時(shí)測(cè)量或者分時(shí)測(cè)量，由所述FPGA主控芯片加載至ROM中，當(dāng)雷達(dá)運(yùn)行時(shí)，將配置文件加載至高速RAM中，所述FPGA主控芯片根據(jù)配置文件對(duì)FPGA電路進(jìn)行重構(gòu)。

2.根據(jù)權(quán)利要求1所述的雷達(dá)極化信息處理方法，所述配置文件中具體包括：所述探測(cè)信號(hào)的波形參數(shù)、調(diào)頻參數(shù)、時(shí)鐘參數(shù)、雷達(dá)發(fā)射功率、發(fā)射周期、工作模式等。

3.根據(jù)權(quán)利要求1所述的雷達(dá)極化信息處理方法，所述根據(jù)配置文件中的時(shí)序參數(shù)，將配置文件中的探測(cè)信號(hào)數(shù)據(jù)寫入到所述先進(jìn)先出隊(duì)列前還包括：需要讀取外部的時(shí)鐘源作為時(shí)序參數(shù)的基準(zhǔn)時(shí)鐘。

4.根據(jù)權(quán)利要求1所述的雷達(dá)極化信息處理方法，所述將配置文件中的探測(cè)信號(hào)數(shù)據(jù)寫入到所述先進(jìn)先出隊(duì)列中具體為：當(dāng)FPGA主控芯片檢測(cè)到時(shí)序參數(shù)的上升沿時(shí)，才將所述探測(cè)信號(hào)寫入到先進(jìn)先出的隊(duì)列中。

5.根據(jù)權(quán)利要求1所述的雷達(dá)極化信息處理方法，將預(yù)處理后的回波信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換，然后由所述FPGA主控芯片進(jìn)行加權(quán)、合并處理具體為：步驟A：將數(shù)字信號(hào)進(jìn)行抽樣和校正；步驟B：將校正后的信號(hào)發(fā)送給濾波器進(jìn)行過濾處理；步驟C：將所述回波信號(hào)與全零的數(shù)據(jù)進(jìn)行積分累加；步驟D：將處理完的數(shù)據(jù)進(jìn)行結(jié)果校驗(yàn)。

6.根據(jù)權(quán)利要求5所述的雷達(dá)極化信息處理方法，所述結(jié)果校驗(yàn)具體采用基于stocks的矢量校驗(yàn)方法。

7.根據(jù)權(quán)利要求5所述的雷達(dá)極化信息處理方法，所述積分累加具體操作為：判斷累加的次數(shù)是否已經(jīng)達(dá)到預(yù)設(shè)值，若沒有達(dá)到，則將本次累加結(jié)果進(jìn)行緩存，等待下一個(gè)周期的回波數(shù)據(jù)到來，并與之進(jìn)行進(jìn)一步的累加，直到累加次數(shù)達(dá)到預(yù)設(shè)值。

8.根據(jù)權(quán)利要求1所述的雷達(dá)極化信息處理方法，所述FPGA主控芯片根據(jù)配置文件對(duì)FPGA電路進(jìn)行重構(gòu)具體為：所述FPGA主控芯片根據(jù)配置文件對(duì)電路區(qū)域重新劃分，使之適配新的處理函數(shù)，適配完成后，還需要進(jìn)行在線模擬測(cè)試。

9.根據(jù)權(quán)利要求1所述的雷達(dá)極化信息處理方法，所述控制終端還可以對(duì)所述FPGA主控芯片下達(dá)復(fù)位、斷電、中止、采集、處理、保存等指令。

10.根據(jù)權(quán)利要求1所述的雷達(dá)極化信息處理方法，所述FPGA主控芯片具體為Xilinx公司的Virtex2系列。