[發明專利]一種用于可配置芯片的功能仿真方法及系統

有效

• 申請號: 201811548816.2
• 申請日: 2018-12-18
• 公開（公告）號: CN109635466B
• 公開（公告）日: 2023-05-23
• 發明（設計）人: 俞劍;陳寧;豐震昊;徐烈偉;高闖;陳墾;王韜
• 申請（專利權）人: 上海復旦微電子集團股份有限公司
• 主分類號: G06F30/367
• 分類號: G06F30/367;G06F30/30
• 代理公司: 上海信好專利代理事務所(普通合伙) 31249
• 代理人: 朱成之;潘朱慧

本發明公開了一種用于可配置芯片的功能仿真方法及系統，該仿真方法包含：配置一位流文件；讀取并解析位流文件，并根據位流與sram對應關系，對每個sram單元賦值；對芯片的信號端口賦值。本發明在進行功能仿真時直接操作SRAM值以取代煩瑣的正常配置流程，不但節省了重復編譯的時間，在實際仿真中也節省配置所需要的時間，可以明顯提高仿真效率。

技術領域

本發明涉及芯片仿真領域，特別涉及一種用于可配置芯片的功能仿真方法及系統。

背景技術

在可配置芯片的設計(FPGA,CPLD等)中，芯片從上電開始到完成功能配置，需要經過一系列全局信號的搭配工作。以sram陣列作為配置存儲的電路為例，如圖1所示。靜態隨機存儲器(sram:Static?Random?Access?Memory)是一種存儲模塊，其通過字線wl打開左右兩個mos管，可以將bl上的數據寫入到sram中，并存儲下來。

所以對于圖1中的一個sram陣列來說，其實際的配置過程是：

{bl_0,bl_1,bl_2}將第一幀數據送到，wl_0打開，將bl數據寫入到第一列sram中；

wl_0關斷，sram值保存；

同理依次打開wl_1和wl_2，并配合bl線將整個陣列配置完全。

通常情況下，要對某種配置下的電路功能進行仿真，我們需要首先通過以上標準配置流程將功能寫入到待仿真的設計中。

當設計規模較小時，上述配置所需時間可以接受，但是當規模上升到一定程度后，光是配置功能所需時間便以小時計，這樣的話，每一次針對電路功能的仿真時間就都成倍增加，十分不利于功能調試。

發明內容

本發明的目的是提供一種用于可配置芯片的功能仿真方法及系統，在進行功能仿真時直接操作SRAM值以取代煩瑣的正常配置流程，不但節省了重復編譯的時間，在實際仿真中也節省配置所需要的時間，可以明顯提高仿真效率。

為了實現以上目的，本發明是通過以下技術方案實現的：

一種用于可配置芯片的功能仿真方法，其特點是，包含：

配置一位流文件；

讀取并解析位流文件，并根據位流與sram對應關系，對每個sram單元賦值；

對芯片的信號端口賦值。

所述的對芯片的信號端口賦值后還包含：

對芯片進行功能仿真。

在所述的讀取并解析位流文件之前還包含：

預先配置一每個sram單元的物理位置與位流的對應關系表。

一種用于可配置芯片的功能仿真系統，其特點是，包含：

配置模塊，用于配置一位流文件；

執行模塊，用于讀取并解析位流文件，并根據位流與sram對應關系，對每個sram單元賦值，且對芯片的信號端口賦值。

該仿真系統還包含一仿真模塊，用于對配置完成后的芯片進行功能仿真并抓取仿真結果。

所述的配置模塊還用于配置每個sram單元的物理位置與位流的對應關系表。

所述的執行模塊為基于Verilog?PLI的函數。

本發明與現有技術相比，具有以下優點：

1、在進行功能仿真時直接操作SRAM值以取代煩瑣的正常配置流程；