[發(fā)明專利]扇出型半導(dǎo)體封裝件

有效

• 申請?zhí)枺?/td>: 201811548772.3
• 申請日: 2018-12-18
• 公開（公告）號: CN110391219B
• 公開（公告）日: 2022-12-20
• 發(fā)明（設(shè)計）人: 李潤泰;趙銀貞;金漢
• 申請（專利權(quán)）人: 三星電機株式會社
• 主分類號: H01L25/18
• 分類號: H01L25/18;H01L23/485;H01L23/488;H01L21/60
• 代理公司: 北京銘碩知識產(chǎn)權(quán)代理有限公司 11286
• 代理人: 馬金霞;孫麗妍

1.一種扇出型半導(dǎo)體封裝件，所述扇出型半導(dǎo)體封裝件包括：

芯構(gòu)件，具有第一通孔并包括一個或更多個布線層；

第一半導(dǎo)體芯片，設(shè)置在所述第一通孔中并具有形成在所述第一半導(dǎo)體芯片的下側(cè)上的第一連接焊盤；

第一包封劑，覆蓋所述芯構(gòu)件的至少一部分和所述第一半導(dǎo)體芯片的至少一部分；

連接構(gòu)件，設(shè)置在所述芯構(gòu)件和所述第一半導(dǎo)體芯片的下方并包括一個或更多個重新分布層；

第一堆疊芯片，直接設(shè)置在所述第一包封劑的上表面上并通過第一連接導(dǎo)體電連接到所述芯構(gòu)件的所述一個或更多個布線層中的最上布線層；以及

第二包封劑，設(shè)置在所述第一包封劑上并覆蓋所述第一堆疊芯片的至少一部分，

其中，所述第一半導(dǎo)體芯片包括動態(tài)隨機存取存儲器和控制器中的至少一者，

所述第一堆疊芯片包括堆疊型NAND閃存，并且

所述第一半導(dǎo)體芯片的所述第一連接焊盤通過所述連接構(gòu)件的所述一個或更多個重新分布層電連接到所述芯構(gòu)件的所述一個或更多個布線層。

2.根據(jù)權(quán)利要求1所述的扇出型半導(dǎo)體封裝件，其中，

所述第一連接導(dǎo)體包括接合線，

所述一個或更多個布線層中的最上方布線層包括布線焊盤，

所述第一包封劑具有使所述布線焊盤的至少一部分暴露的開口，并且

所述接合線連接到暴露的所述布線焊盤。

3.根據(jù)權(quán)利要求1所述的扇出型半導(dǎo)體封裝件，其中，所述芯構(gòu)件還具有與所述第一通孔分開的第二通孔，

具有第二連接焊盤的第二半導(dǎo)體芯片設(shè)置在所述第二通孔中，

通過第二連接導(dǎo)體電連接到所述芯構(gòu)件的所述一個或更多個布線層的第二堆疊芯片設(shè)置在所述第一包封劑上，

所述第一半導(dǎo)體芯片包括動態(tài)隨機存取存儲器，

所述第二半導(dǎo)體芯片包括控制器，并且

所述第二堆疊芯片包括堆疊型NAND閃存。

4.根據(jù)權(quán)利要求3所述的扇出型半導(dǎo)體封裝件，其中，所述第一堆疊芯片在所述第一堆疊芯片和所述第一半導(dǎo)體芯片的堆疊方向上與所述第一半導(dǎo)體芯片重疊，

所述第二堆疊芯片在所述第二堆疊芯片和所述第二半導(dǎo)體芯片的堆疊方向上與所述第二半導(dǎo)體芯片重疊，并且

所述第一堆疊芯片和所述第二堆疊芯片設(shè)置為彼此并列。

5.根據(jù)權(quán)利要求1所述的扇出型半導(dǎo)體封裝件，其中，所述芯構(gòu)件包括：

第一絕緣層；

第一布線層，與所述連接構(gòu)件接觸并嵌在所述第一絕緣層中；

第二布線層，設(shè)置在所述第一絕緣層的與所述第一絕緣層的嵌有所述第一布線層的一個表面背對的另一表面上；以及

第一連接過孔層，穿透所述第一絕緣層并使所述第一布線層和所述第二布線層彼此電連接。

6.根據(jù)權(quán)利要求5所述的扇出型半導(dǎo)體封裝件，其中，所述芯構(gòu)件還包括：

第二絕緣層，設(shè)置在所述第一絕緣層上并覆蓋所述第二布線層；

第三布線層，設(shè)置在所述第二絕緣層上；以及

第二連接過孔層，穿透所述第二絕緣層并使所述第二布線層和所述第三布線層彼此電連接。

7.根據(jù)權(quán)利要求5所述的扇出型半導(dǎo)體封裝件，其中，所述第一絕緣層的下表面和所述第一布線層的下表面之間具有臺階。

8.根據(jù)權(quán)利要求1所述的扇出型半導(dǎo)體封裝件，其中，所述芯構(gòu)件包括：

第一絕緣層；

第一布線層和第二布線層，設(shè)置在所述第一絕緣層的背對的表面上；以及

第一連接過孔層，穿透所述第一絕緣層并使所述第一布線層和所述第二布線層彼此電連接。