[發明專利]一種基于USB接口的同步RS422數據接收設備

在審

• 申請號: 201811543240.0
• 申請日: 2018-12-17
• 公開（公告）號: CN111324566A
• 公開（公告）日: 2020-06-23
• 發明（設計）人: 李戰行;孫東芳;白志強;潘少朋;于云翔
• 申請（專利權）人: 北京華航無線電測量研究所
• 主分類號: G06F13/42
• 分類號: G06F13/42
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種基于USB接口的同步RS422數據接收設備，包括電平轉換模塊、可編程邏輯器件(FPGA)、USB接口、電源供電模塊；所述電平轉換模塊將RS422電平信號轉換為LVTTL信號，并將LVTTL信號輸出給FPGA進行處理；所述可編程邏輯器件(FPGA)用于數據接收，通過移位進行同步碼檢測，完成bit流到Byte數據的轉化，將Byte數據存入到FPGA內部FIFO,檢測USB接口芯片端點FIFO狀態，將FPGA內部FIFO的數據轉移到USB接口芯片端點FIFO；所述USB接口根據計算機接口的USB讀取請求，將端點FIFO內的數據通過USB總線傳輸到計算機；所述電源供電模塊，從USB接口取得5V直流電源，采用LDO轉換出板上芯片所需要的電源。

2.如權利要求1所述的同步RS422數據接收設備，其特征是，所述電平轉換模塊采用TI公司的低電壓高速四路差動線路接收器AM26LV32，采用3.3V供電，最大支持32Mbps的線速率。

3.如權利要求1所述的同步RS422數據接收設備，其特征是，所述可編程邏輯器件(FPGA)采用Xilinx公司的Spartan6系列FPGA,選用的型號為XC6SLX9，通過硬件描述語言實現開發。

4.如權利要求1或3所述的同步RS422數據接收設備，其特征是，可編程邏輯器件(FPGA)接收轉換為LVTTL電平的數據DATA和隨路時鐘CLK信號，通過對DATA信號進行移位操作，判斷移位寄存器內的數據是否與0xEB90相等，如果相等，則數據已同步，否則，繼續進行移位，直到數據同步，將同步后的數據組成Byte存入FPGA的內部FIFO；檢測USB端點雙乒乓FIFO的狀態，在端點FIFO非空的時，將FPGA內部FIFO的數據讀出，寫入端點FIFO。

5.如權利要求4所述的同步RS422數據接收設備，其特征是，對于10Mbps數據輸入速率，FIFO深度不小于256。

6.如權利要求1所述的同步RS422數據接收設備，其特征是，所述USB接口采用Cypress工藝的CY7C68013芯片，內部自帶51單片機內核，集成USB2.0協議，采用官方固件，和FPGA之間采用雙乒乓的Slave FIFO模式進行數據傳輸。

7.如權利要求1所述的同步RS422數據接收設備，其特征是，所述電源供電模塊采用TI公司的TLV1117LV33和TLV1117LV18低壓差線性穩壓芯片，將USB接口提供的5V VBUS直流電源轉化為設備所需的3.3V和1.2V。

8.如權利要求17所述的同步RS422數據接收設備，其特征是，，所述低壓差線性穩壓芯片配合USB2.0芯片廠家提供的官方API函數，實現數據采集和存儲。