[發明專利]GOA電路及顯示面板

有效

• 申請號: 201811537694.7
• 申請日: 2018-12-15
• 公開（公告）號: CN109410820B
• 公開（公告）日: 2020-05-22
• 發明（設計）人: 陳帥
• 申請（專利權）人: 深圳市華星光電半導體顯示技術有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20
• 代理公司: 深圳翼盛智成知識產權事務所(普通合伙) 44300
• 代理人: 黃威

1.一種GOA電路，其特征在于，包括：多級級聯的GOA單元，每一級GOA單元均包括：級聯控制模塊、上拉控制模塊、下傳模塊、上拉模塊、下拉模塊、下拉維持模塊以及儲能模塊；

所述級聯控制模塊接入第一控制信號、第二控制信號、上一級掃描信號以及低電平信號，并電性連接于所述上拉控制模塊，用于在所述第一控制信號和所述第二控制信號的控制下將所述上一級掃描信號或所述低電平信號輸出至所述上拉控制模塊；

所述上拉控制模塊接入上一級級傳信號，并電性連接于第一節點，用于在所述上一級級傳信號的控制下將所述上一級掃描信號或所述低電平信號輸出至所述第一節點；

所述下傳模塊接入第一時鐘信號，并電性連接于所述第一節點，用于在所述第一節點的電位控制下輸出本級級傳信號；

所述上拉模塊接入所述第一時鐘信號，并電性連接于所述第一節點，用于在所述第一節點的電位控制下輸出本級掃描信號；

所述下拉模塊接入下一級掃描信號以及所述低電平信號，并電性連接于所述第一節點以及所述本級掃描信號，用于根據所述下一級掃描信號下拉所述第一節點的電位以及所述本級掃描信號的電位；

所述下拉維持模塊接入所述低電平信號，并電性連接于所述第一節點以及所述本級掃描信號，用于在所述下拉模塊下拉所述第一節點的電位以及所述本級掃描信號的電位后將所述第一節點的電位以及所述本級掃描信號的電位維持在所述低電平信號的電位；

所述儲能模塊電性連接于所述第一節點以及所述本級掃描信號，用于存儲所述第一節點的電位以及使所述第一節點的電位與所述本級掃描信號的電位發生等勢跳變；

所述級聯控制模塊包括：第一晶體管以及第二晶體管；

所述第一晶體管的源極電性連接于所述上一級掃描信號，所述第一晶體管的柵極電性連接于所述第一控制信號；所述第二晶體管的源極電性連接于所述低電平信號，所述第二晶體管的柵極電性連接于所述第二控制信號；所述第一晶體管的漏極以及所述第二晶體管的漏極電性連接于所述上拉控制模塊；

當所述第一晶體管和所述第二晶體管均為N型晶體管或P型晶體管時，所述第一控制信號的極性和所述第二控制信號的極性相反。

2.根據權利要求1所述的GOA電路，其特征在于，所述上拉控制模塊包括：第三晶體管；

所述第三晶體管的源極電性連接于所述級聯控制模塊，所述第三晶體管的柵極電性連接于所述上一級級傳信號，所述第三晶體管的漏極電性連接于所述第一節點。

3.根據權利要求1所述的GOA電路，其特征在于，所述下傳模塊包括：第四晶體管；

所述第四晶體管的源極電性連接于所述第一時鐘信號，所述第四晶體管的柵極電性連接于所述第一節點，所述第四晶體管的漏極電性連接于所述本級級傳信號。

4.根據權利要求1所述的GOA電路，其特征在于，所述上拉模塊包括：第五晶體管；

所述第五晶體管的源極電性連接于所述第一時鐘信號，所述第五晶體管的柵極電性連接于所述第一節點，所述第五晶體管的漏極電性連接于所述本級掃描信號。

5.根據權利要求1所述的GOA電路，其特征在于，所述下拉模塊包括：第六晶體管以及第七晶體管；

所述第六晶體管的源極以及所述第七晶體管的源極均電性連接與所述低電平信號；所述第六晶體管的柵極以及所述第七晶體管的柵極均電性連接于所述下一級掃描信號；所述第六晶體管的漏極電性連接于所述第一節點，所述第七晶體管的漏極電性連接于所述本級掃描信號。