[發明專利]非易失性存儲器及其編程方法

在審

• 申請號: 201811536494.X
• 申請日: 2018-12-14
• 公開（公告）號: CN111326200A
• 公開（公告）日: 2020-06-23
• 發明（設計）人: 陳敏怡;陳春暉;羅嘯
• 申請（專利權）人: 北京兆易創新科技股份有限公司;上海格易電子有限公司
• 主分類號: G11C16/12
• 分類號: G11C16/12;G11C16/34;G11C16/08;G11C16/24
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 胡彬

本發明提供了一種非易失性存儲器以及一種非易失性存儲器的編程方法。所述非易失性存儲器包括多條字線，多條位線，存儲器單元陣列，以及控制器。所述存儲器單元陣列通過所述多條字線和所述多條位線尋址。所述控制器設置為：向與所述存儲器單元陣列中的待編程存儲器單元連接的字線首先施加一個遞增的第一編程電壓脈沖，之后施加一個或者多個增量階躍脈沖編程電壓。通過本發明的非易失性存儲器以及一種非易失性存儲器的編程方法，能夠減少編程電壓對存儲器單元的柵極氧化層的應力。

技術領域

本發明涉及存儲器技術領域，尤其涉及一種非易失性存儲器及其編程方法。

背景技術

非易失性存儲器(Nonvolatile memory)已經廣泛應用于各種數據存儲應用。在現代電子系統中，例如個人計算機，蜂窩電話，數碼相機，汽車系統，全球定位系統等，非易失性存儲器已經成為必不可少的部件。在沒有電源為非易失性存儲器供電時，存儲在非易失性存儲器中的數據不會丟失。

閃存(Flash Memory)是代表性的非易失性存儲器件。根據存儲器單元陣列的配置，閃存被分為NOR閃存(NOR flash memory)和NAND閃存(NAND flash memory)。在NOR閃存中，每個存儲器單元獨立地連接到位線和字線，因此NOR閃存具有優異的隨機存取時間。在NAND閃存中，由于存儲器單元串聯連接，一個單元串(string)與位線只有一個接觸點，因此NAND閃存具有優異的集成特性。因此，NAND閃存通常用于高密度閃存中。

閃存的操作通常包括編程(Program)，擦除(Erase)和讀取(Read)。對于NAND閃存，通過將編程電壓施加到字線來執行編程操作，所選擇的頁(Page)的存儲器單元的控制柵極連接到該字線。增量階躍脈沖編程(Incremental Step Pulse Programming，ISPP)是一種編程方案，可用于維持存儲器單元的閾值電壓分布，以實現更高的數據可靠性。在增量階躍脈沖編程方法中，施加到所選頁的存儲器單元的控制柵極的編程電壓脈沖逐漸增加，直到存儲器單元的閾值電壓達到期望的電平。具體地，首先施加具有第一電平的第一個編程電壓脈沖，之后讀取要編程的存儲器單元的閾值電壓以驗證存儲器單元是否被正確編程。如果驗證失敗，則編程電壓增加，施加具有第二電平的第二個編程電壓脈沖，然后進行另一輪驗證。可以以這種方式遞增地增加編程電壓，直到存儲器單元達到所需的閾值電壓。

在對存儲器單元進行編程操作時，編程電壓會對存儲器單元的隧穿介電層造成應力(stress)。隨著編程次數的增加，可能造成隧穿介電層的退化(degradation)，產生應力導致的漏電(stress-induced leakage current)，影響閃存的使用壽命。

發明內容

根據本發明的一個方面，提供一種非易失性存儲器，該非易失性存儲器能夠減少編程電壓對隧穿介電層產生的應力。該非易失性存儲器包括：多條字線，多條位線，存儲器單元陣列，以及控制器。所述存儲器單元陣列通過所述多條字線和所述多條位線尋址。所述控制器設置為：向與所述存儲器單元陣列中的待編程存儲器單元連接的字線首先一個遞增的第一編程電壓脈沖，之后施加一個或者多個增量階躍脈沖編程電壓。

在上述的非易失性存儲器中，所述第一編程電壓脈沖從第一預定值線性增加到第二預定值，所述一個或者多個增量階躍脈沖編程電壓的初始脈沖大于或者等于所述第二預定值。

在上述的非易失性存儲器中，所述第一編程電壓脈沖為臺階狀地從第一預定值增加到第二預定值，所述一個或者多個增量階躍脈沖編程電壓的初始脈沖大于或者等于所述第二預定值。

在上述的非易失性存儲器中，所述一個或者多個增量階躍脈沖編程電壓的初始脈沖等于所述第二預定值加上所述一個或者多個增量階躍脈沖編程電壓的增量在上述的非易失性存儲器中，所述臺階形的電壓脈沖包括6-10個臺階。

在上述的非易失性存儲器中，所述相鄰兩個臺階的增量小于等于0.7V。