[發明專利]半導體集成電路

在審

• 申請號: 201811531462.0
• 申請日: 2018-12-14
• 公開（公告）號: CN110866596A
• 公開（公告）日: 2020-03-06
• 發明（設計）人: 和田政春
• 申請（專利權）人: 東芝存儲器株式會社
• 主分類號: G06N3/063
• 分類號: G06N3/063;G06N3/04;G11C5/02
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 楊林勳

1.一種半導體集成電路，具備：

交叉點型的存儲單元陣列；

輸入部，連接于向所述存儲單元陣列的輸入；以及

輸出部，連接于自所述存儲單元陣列的輸出；且

所述存儲單元陣列具備：

多條字線；

多條位線，與所述多條字線交叉；以及

多個電阻變化型的存儲單元，分別形成在所述字線與所述位線的交叉點；且

所述輸入部具備：

存取控制部，按時間序列控制以矩陣表示的數據向所述存儲單元的存取；以及

驅動器，對連接于所述數據的存取地的存儲單元的字線施加與該數據的值對應的電壓；且

所述輸出部具備，

多個保持電路，保持所述位線的輸出電平的在時間序列中的代表值。

2.根據權利要求1所述的半導體集成電路，其中

所述多個存儲單元周期性地存儲與使用神經網絡的卷積運算的濾波器的權重對應的電阻值。

3.根據權利要求2所述的半導體集成電路，其中

所述存取控制部具備：

移位電路，使由將所述矩陣展開而得的一維序列表示的所述數據移位；

控制電路，根據所述濾波器的尺寸及步長、以及所述矩陣的尺寸而按時間序列控制所述移位電路的移位量與移位方向；以及

連接部，將經移位的所述數據連接于所述驅動器。

4.根據權利要求3所述的半導體集成電路，其中

所述連接部具備，

選擇電路，選擇性地將所述經移位的所述數據連接于所述驅動器。

5.根據權利要求1所述的半導體集成電路，其中

所述保持電路具備：

多個轉換電路，連接于所述位線的各者，且將流經所連接的位線的電流轉換成電壓；以及

多個峰值固持電路，保持所述電壓的峰值。

6.根據權利要求5所述的半導體集成電路，其中

進而具備多個比較電路，將所述峰值固持電路的輸出根據基準電壓而二值化。

7.根據權利要求1所述的半導體集成電路，其中

所述存儲單元陣列進而具備：

選擇器元件，分別設置在所述存儲單元與所述位線或所述字線之間。

8.根據權利要求7所述的半導體集成電路，其中

所述驅動器對連接于所述數據的存取地的存儲單元的字線施加與所述選擇器元件的斷開區域對應的電壓。