[發明專利]一種半導體器件結構的制造方法以及半導體器件結構

有效

• 申請號: 201811531119.6
• 申請日: 2018-12-14
• 公開（公告）號: CN109671677B
• 公開（公告）日: 2021-02-26
• 發明（設計）人: 康曉旭
• 申請（專利權）人: 上海集成電路研發中心有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L27/06;H01L27/092
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙) 31275
• 代理人: 吳世華;尹一凡

1.一種半導體器件結構的制造方法，其特征在于，至少包括如下步驟：

在一基底的一側形成第一晶體管，所述第一晶體管至少包括第一鰭部，所述第一鰭部形成于所述基底的一側表面，且向遠離所述基底的方向延伸；

在所述第一晶體管遠離所述基底的一側形成第一隔離介質，所述第一隔離介質覆蓋所述第一晶體管；

對所述第一隔離介質圖形化、形成開口部，所述開口部的位置與所述第一鰭部的位置相對應，且將第一鰭部顯露于所述開口部；

在所述第一隔離介質遠離所述第一晶體管的一側形成第二晶體管，所述第二晶體管至少包括第二鰭部，所述第二鰭部設置于所述開口部內，且由所述開口部向遠離所述第一鰭部的方向延伸。

2.如權利要求1所述的半導體器件結構的制造方法，其特征在于，所述形成第一晶體管包括：

對一襯底圖形化、形成所述基底以及所述第一鰭部；

在所述基底和所述第一鰭部上形成第一柵介質，所述第一柵介質至少包括：

第一介質層，形成于所述基底上；

第二介質層，由所述第一介質層向遠離所述第一介質層的方向延伸，且位于所述第一鰭部的外側；

在所述第一介質層上形成所述第一柵電極，所述第一柵電極覆蓋所述第一鰭部以及第二介質層；

在所述基底的一側形成第二隔離介質，所述第二隔離介質覆蓋所述第一介質層和所述第一柵電極；

對所述第一鰭部、第二介質層、第一柵電極以及第二隔離介質平坦化，使所述第一鰭部、第二介質層、第一柵電極以及第二隔離介質在所述第一鰭部的延伸方向上齊平。

3.如權利要求2所述的半導體器件結構的制造方法，其特征在于，所述對一襯底圖形化、形成所述基底以及所述第一鰭部包括：

在所述襯底上形成阻擋層，所述阻擋層與所述第一鰭部的位置相對應；

在所述阻擋層的阻擋下圖形化、形成所述第一鰭部。

4.如權利要求3所述的半導體器件結構的制造方法，其特征在于，

通過所述形成第一柵電極的步驟，所述第一柵電極覆蓋所述阻擋層。

5.如權利要求4所述的半導體器件結構的制造方法，其特征在于，

通過所述第一鰭部、第二介質層、第一柵電極以及第二隔離介質平坦化的步驟，所述第一鰭部、第二介質層、第一柵電極以及第二隔離介質的遠離所述基底的一側表面位于所述阻擋層下方。

6.如權利要求5所述的半導體器件結構的制造方法，其特征在于，

通過所述形成第一隔離介質的步驟，所述第一隔離介質覆蓋所述第一鰭部、第二介質層、第一柵電極、第二隔離介質以及阻擋層。

7.如權利要求1所述的半導體器件結構的制造方法，其特征在于，在所述形成第二晶體管包括：

在所述開口部內形成第二鰭部，所述第二鰭部由所述開口部向遠離所述第一鰭部的方向延伸；

在所述第一隔離介質上形成第二柵介質，所述第二柵介質覆蓋所述第二鰭部；

在所述第一隔離介質上形成第二柵電極，所述第二柵電極覆蓋所述第二柵介質。

8.如權利要求1至7中任一項所述的半導體器件結構的制造方法，其特征在于，所述第一晶體管為NMOS晶體管、第二晶體管為PMOS晶體管，所述基底和所述第一鰭部由硅材料形成，所述第二鰭部由鍺材料形成。

9.如權利要求2至6中任一項所述的半導體器件結構的制造方法，其特征在于，所述第一隔離介質的材料與所述第二隔離介質的材料相同。