[發(fā)明專利]存儲控制器及其操作方法和包括該存儲控制器的存儲設(shè)備

在審

• 申請?zhí)枺?/td>: 201811530971.1
• 申請日: 2018-12-14
• 公開（公告）號: CN110059034A
• 公開（公告）日: 2019-07-26
• 發(fā)明（設(shè)計）人: 李鋧株;沈載鎬;嚴基哲;李東栗;林曉澤
• 申請（專利權(quán)）人: 三星電子株式會社
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F1/324
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 邵亞麗

存儲控制器與包括提交隊列和完成隊列的外部設(shè)備通信。存儲控制器的操作方法包括：基于第一時鐘從外部設(shè)備接收與命令相關(guān)聯(lián)的通知，基于第二時鐘從提交隊列獲取命令，基于第三時鐘執(zhí)行與所獲取的命令相對應(yīng)的操作，基于第四時鐘將完成信息寫入完成隊列，以及基于第五時鐘向外部設(shè)備發(fā)送中斷信號。第一時鐘至第五時鐘中的每一個取決于每個操作階段選擇性地被激活。

相關(guān)申請的交叉引用

本申請要求于2017年12月18日向韓國知識產(chǎn)權(quán)局提交的韓國專利申請第10-2017-0174347號的優(yōu)先權(quán)，其公開內(nèi)容通過引用整體被并入本文。

技術(shù)領(lǐng)域

本文公開的本公開的實施例涉及半導(dǎo)體存儲器。更具體地，本公開涉及用于半導(dǎo)體存儲器的存儲控制器，和該存儲控制器的操作方法。

背景技術(shù)

半導(dǎo)體存儲器設(shè)備分為易失性存儲器設(shè)備和非易失性存儲器設(shè)備。易失性存儲器設(shè)備在斷電時丟失存儲在其中的數(shù)據(jù)，并且包括靜態(tài)隨機存取存儲器(Static RandomAccess Memory，SRAM)、動態(tài)RAM(Dynamic RAM，DRAM)、同步DRAM(Synchronous DRAM，SDRAM)等。非易失性存儲器設(shè)備即使在斷電時也保持存儲在其中的數(shù)據(jù)，并且包括只讀存儲器(Read Only Memory，ROM)、可編程ROM(Programmable ROM，PROM)、電可編程ROM(Electrically Programmable ROM，EPROM)、電可擦除可編程ROM(Electrically ErasableAnd Programmable ROM，EEPROM)、閃存設(shè)備、相變RAM(Phase-Change RAM，PRAM)、磁RAM(Magnetic RAM，MRAM)、電阻RAM(Resistive RAM，RRAM)、鐵電RAM(Ferroelectric RAM，F(xiàn)RAM)等。

閃存被廣泛用作大容量存儲介質(zhì)。基于閃存的大容量存儲介質(zhì)可以包括用于控制閃存的控制設(shè)備。通常，控制設(shè)備基于時鐘信號操作。例如，控制設(shè)備可以包括基于輸入時鐘操作的各種知識產(chǎn)權(quán)(Intellectual Property，IP)塊。如本文所使用的術(shù)語，知識產(chǎn)權(quán)塊可以是邏輯單元、單元或集成電路，所述邏輯單元、單元或集成電路作為邏輯單元、單元或集成電路的獨特單元可以是可重復(fù)使用的并且可以受到單方的知識產(chǎn)權(quán)的影響。提供給各種知識產(chǎn)權(quán)塊的時鐘是功耗的主要因素。為此，正在開發(fā)各種用于降低與時鐘有關(guān)的功耗的技術(shù)。

發(fā)明內(nèi)容

本公開的實施例提供了一種存儲控制器，包括該存儲控制器的存儲設(shè)備和存儲控制器的操作方法，所述存儲控制器通過基于(取決于)知識產(chǎn)權(quán)塊的操作狀態(tài)來選擇性地控制要提供給每個知識產(chǎn)權(quán)塊的時鐘來降低功耗。

根據(jù)示例性實施例，存儲控制器與包括提交隊列和完成隊列的外部設(shè)備通信。存儲控制器的操作方法包括操作階段，所述操作階段包括：基于第一時鐘接收與來自外部設(shè)備的命令相關(guān)聯(lián)的通知；基于第二時鐘從提交隊列獲取命令；基于第三時鐘執(zhí)行與所獲取的命令相對應(yīng)的操作；基于第四時鐘將完成信息寫入完成隊列；基于第五時鐘向外部設(shè)備發(fā)送中斷信號。第一時鐘到第五時鐘中的每一個取決于方法的每個操作階段選擇性地被激活。

根據(jù)示例性實施例，存儲控制器包括：物理層，其與外部設(shè)備通信；NVMe控制單元，其通過系統(tǒng)總線與物理層連接；以及時鐘管理單元，其取決于NVMe控制單元的操作，選擇性地激活或停用第一時鐘至第五時鐘中的每一個。NVMe控制單元包括：控制寄存器塊，其基于第一時鐘從外部設(shè)備接收信息；命令獲取塊，其基于第二時鐘從外部設(shè)備獲取命令；直接存儲器存取(Direct Memory Access，DMA)引擎，其基于第三時鐘與外部設(shè)備執(zhí)行DMA操作；完成塊，其基于第四時鐘將完成信息寫入外部設(shè)備；以及中斷塊，其基于第五時鐘向外部設(shè)備發(fā)送中斷信號。