[發明專利]芯片驗證系統及方法

在審

• 申請號: 201811527254.3
• 申請日: 2018-12-13
• 公開（公告）號: CN109710516A
• 公開（公告）日: 2019-05-03
• 發明（設計）人: 沈旭
• 申請（專利權）人: 中科曙光信息產業成都有限公司;成都海光集成電路設計有限公司
• 主分類號: G06F11/36
• 分類號: G06F11/36
• 代理公司: 北京蘭亭信通知識產權代理有限公司 11667
• 代理人: 趙永剛

本發明提供一種芯片驗證系統及方法。所述系統包括子系統通用驗證組件、二次開發IP特定驗證組件和第三方IP特定驗證組件中的一個或多個，以及測試用例，所述測試用例控制VIP的總線模型分別從待驗證設計的收發兩端對待驗證設計發出激勵，同時驗證組件配置待驗證設計以使其正常工作。本發明能夠提高驗證效率。

技術領域

本發明涉及集成電路設計技術領域，尤其涉及一種芯片驗證系統及方法。

背景技術

現有技術方案僅有適用于第三方IP級和子系統級的驗證環境，并且相互獨立，其中僅有小部分驗證組件(如VIP和通用驗證組件)可以復用，以至于需要維護兩套甚至更多相對獨立又略有重復的驗證環境，當在模塊級發現一些問題需要去系統級重現時，往往需要耗費大量的時間精力從頭開始，反之亦然，從而造成驗證效率低下。

在當今的SOC設計中，復雜度和集成度越來越高，經常會采購一些第三方IP經過二次開發后將其融入SOC來加速設計，由此就帶來了一系列新的問題，例如當第三方IP版本升級的時候如何迅速地將其集成到SOC環境并完成基本的功能驗證，當出現問題時，如何迅速定位是第三方IP還是外圍配套邏輯的問題。

發明內容

本發明提供的芯片驗證系統及方法，能夠提高驗證效率。

第一方面，本發明提供一種芯片驗證系統，所述系統包括子系統通用驗證組件、二次開發IP特定驗證組件和第三方IP特定驗證組件中的一個或多個，以及測試用例，所述測試用例控制VIP的總線模型分別從待驗證設計的收發兩端對待驗證設計發出激勵，同時驗證組件配置待驗證設計以使其正常工作。

可選地，當進行子系統級的驗證時，所述系統包括子系統通用驗證組件。

可選地，當進行二次開發IP層級的驗證時，所述系統包括二次開發IP特定驗證組件，或者，所述系統包括二次開發IP特定驗證組件和子系統通用驗證組件。

可選地，當進行第三方IP層級的驗證時，所述系統包括第三方IP特定驗證組件，或者，所述系統包括第三方IP特定驗證組件，以及子系統通用驗證組件和二次開發IP特定驗證組件中的至少一個。

可選地，在輸出端的VIP的監視器在收發兩端進行檢測，查看設計的行為是否正確。

第二方面，本發明提供一種芯片驗證方法，包括：

測試用例控制VIP的總線模型分別從待驗證設計的收發兩端對待驗證設計發出激勵，同時驗證組件配置待驗證設計以使其正常工作；

其中，所述驗證組件包括子系統通用驗證組件、二次開發IP特定驗證組件和第三方IP特定驗證組件中的一個或多個。

可選地，當進行子系統級的驗證時，所述驗證組件包括子系統通用驗證組件。

可選地，當進行二次開發IP層級的驗證時，所述驗證組件包括二次開發IP特定驗證組件，或者，所述驗證組件包括二次開發IP特定驗證組件和子系統通用驗證組件。

可選地，當進行第三方IP層級的驗證時，所述驗證組件包括第三方IP特定驗證組件，或者，所述驗證組件包括第三方IP特定驗證組件，以及子系統通用驗證組件和二次開發IP特定驗證組件中的至少一個。

可選地，所述方法還包括：

在輸出端的VIP的監視器在收發兩端進行檢測，查看設計的行為是否正確

本發明實施例提供的芯片驗證系統及方法，將第三方IP級，二次開發IP級和子系統級的驗證環境融合，通過簡單地重定義頂層連接和增減模塊化的驗證組件來復用大量的驗證組件和測試用例，從而能夠大幅提高驗證效率。

附圖說明

圖1為本發明實施例提供的基于第三方IP的設計框圖；