[發明專利]通過反匯編驗證處理器執行軌跡的方法及控制部件

有效

• 申請號: 201811519074.0
• 申請日: 2018-12-12
• 公開（公告）號: CN111310172B
• 公開（公告）日: 2022-03-11
• 發明（設計）人: 謝進偉;賈舒;程雪
• 申請（專利權）人: 北京憶芯科技有限公司
• 主分類號: G06F21/53
• 分類號: G06F21/53;G06F8/53
• 代理公司: 北京卓特專利代理事務所(普通合伙) 11572
• 代理人: 陳變花

本申請公開了通過反匯編驗證處理器執行軌跡的方法。本申請的主要技術方案為：將源程序編譯為可執行文件與反匯編文件；執行可執行文件，產生軌跡序列，通過分析所述軌跡序列與所述反匯編文件識別處理器工作的正確性。

技術領域

本申請涉及存儲技術，尤其涉及對存儲控制芯片的介質接口控制器進行測試的方法與裝置，以加快以覆蓋率為目標的測試過程。

背景技術

參看圖1，展示了存儲設備的框圖。存儲設備102同主機相耦合，用于為主機提供存儲能力。主機同存儲設備102之間可通過多種方式相耦合，耦合方式包括但不限于通過例如SATA、IDE、USB、PCIE、NVMe（NVM Express）、SAS、以太網、光纖通道、無線通信網絡等連接主機與存儲設備102。主機可以是能夠通過上述方式同存儲設備相通信的信息處理設備，例如，個人計算機、平板電腦、服務器、便攜式計算機、網絡交換機、路由器、蜂窩電話、個人數字助理等。存儲設備102包括接口103、控制部件104、一個或多個NVM（非易失存儲器，Non-Volatile Memory）芯片105以及可選地固件存儲器110。接口103可適配于通過例如SATA、IDE、USB、PCIE、NVMe、SAS、以太網、光纖通道等方式與主機交換數據。控制部件104用于控制在接口103、NVM芯片105以及固件存儲器110之間的數據傳輸，還用于存儲管理、主機邏輯地址到閃存物理地址映射、擦除均衡、壞塊管理等。可通過軟件、硬件、固件或其組合的多種方式實現控制部件104。控制部件104可以是FPGA（Field-programmable gate array，現場可編程門陣列）、ASIC（Application Specific Integrated Circuit，應用專用集成電路）或者其組合的形式。控制部件104也可以包括處理器或者控制器。控制部件104在運行時從固件存儲器110加載固件。固件存儲器110可以是NOR閃存、ROM、EEPROM，也可以是NVM芯片105的部分。

控制部件104包括閃存接口控制器（或稱為介質接口控制器、閃存通道控制器），閃存接口控制器耦合到NVM芯片105，并以遵循NVM芯片105的接口協議的方式向NVM芯片105發出命令，以操作NVM芯片105，并接收從NVM芯片105輸出的命令執行結果。已知的NVM芯片接口協議包括“Toggle”、“ONFI”等。

控制部件包括一個或多個處理器核。處理器核中運行軟件（也稱為固件）來操作控制部件的多個單元。

開發控制部件及其上運行的軟件需要被充分測試以交付高質量的產品。錯誤可能在多個階段存在并被引入，導致測試過程缺乏效率并難以定位錯誤原因。在出現錯誤時，希望有效執行處理器執行的軟件的指令序列是否符合預期，以區分錯誤是由軟件引入還是硬件引入。

一些場合，采用硬件仿真器或模擬器來運行被設計用于控制部件的處理器的軟件，通過仿真器來獲取軟件運行過程中系統的狀態，并分析系統運行過程以發現錯誤。然而，硬件仿真器（或模擬器）需要高昂的成本，而仿真速度也非常低。

希望有高效率的軟件運行過程分析方法與工具，來協助識別軟件與硬件中存在的問題。

發明內容

根據本申請的實施例，通過反匯編文件來識別處理器的指令執行順序的正確性，以推斷出程序在何處進入非正常狀態，從而在該位置附近或同該位置相關的指令有較大概率存在問題，也有機會推斷出硬件中存在的缺陷。

根據本申請的第一方面，提供了根據本申請第一方面的第一驗證處理器的方法，包括：將源程序編譯為可執行文件與反匯編文件；執行可執行文件，產生軌跡序列，通過分析所述軌跡序列與所述反匯編文件識別處理器工作的正確性。

根據本申請的第一方面的第一驗證處理器的方法，其中，反匯編文件包括多條記錄，每條記錄指示了地址以及在該地址處的機器指令和/或匯編指令。

根據本申請的第一方面的第二驗證處理器的方法，其中，反匯編文件的一條或多條記錄指示地址以及該地址處的內容為數據或其他非指令內容。