[發明專利]經由時鐘請求消息傳遞協議在CPU管芯上進行功率管理的方法、裝置和系統

在審

• 申請號: 201811516731.6
• 申請日: 2018-12-12
• 公開（公告）號: CN110196771A
• 公開（公告）日: 2019-09-03
• 發明（設計）人: P·T·張;M·C·亨塞克;S·W·利姆;G·C·李;H·K·洛;S·克里斯南;S·L·譚;M·C·李;N·K·韋;L·L·利姆
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/50
• 分類號: G06F9/50;G06F1/26
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 劉瑜;王英

實施例的各方面涉及用于使用3.3伏GPIO引腳上的時鐘請求消息來控制功率管理狀態的系統、方法和裝置。系統可以包括CPU根端口，其用于將第一時鐘請求消息發送到符合PCIe協議的平臺控制器集線器(PCH)，第一時鐘請求消息包括被設置為斷言PCH本地的3.3伏通用輸入/輸出(GPIO)引腳上的時鐘請求發送的第一位(CLKREQ TX斷言)的第一位；檢測到連接的設備是否進入功率管理狀態；并且，從CPU根端口向PCH發送第二時鐘請求消息，所述第二時鐘請求消息包括第一位和第二位，所述第一位被設置為取消斷言時鐘請求發送(CLKREQ TX取消斷言)，而所述第二位用于斷言3.3伏GPIO引腳上的時鐘請求協議(CLKREQ#)。

技術領域

本公開涉及計算系統，并且特別地(但非排他地)涉及用于計算系統的功率管理。

背景技術

平臺控制器集線器(PCH)代表一系列微芯片。輸入/輸出(I/O)功能已在新的中央集線器和中央處理單元(CPU)之間重新分配。某些北橋功能、存儲器控制器和快速外圍組件互連(PCIe)通道已集成到CPU中，而PCH已接管其余功能。與大多數處理器環境一樣，應盡量減少其空閑功率以滿足特定要求。在許多情況下，可以有多個高速串行輸入/輸出(I/O)端口(包括通用串行總線(USB))來容納。

CPU可以包括PCIe根端口控制器，用于通過根復合體控制互連事務。根復合體代表處理器生成事務請求，而處理器通過本地總線互連。根復合體功能可以實現為分立設備，或者可以與處理器集成。根復合體可以包含多于一個PCIe端口，并且多個交換機設備可以連接到根復合體上的端口或級聯。

附圖說明

圖1是包括多核處理器的示例計算系統的示意圖。

圖2是根據本公開的實施例的示例計算系統的示意圖，該示例計算系統包括耦合到平臺控制器集線器的中央處理單元。

圖3是根據本公開的實施例的示例無采樣時鐘請求協議進入條件的泳道圖。

圖4是根據本公開的實施例的示例無采樣時鐘請求協議退出條件的泳道圖。

圖5是根據本公開的實施例的采樣時鐘請求協議進入條件的泳道圖。

圖6是根據本公開的實施例的采樣時鐘請求協議退出條件的泳道圖。

圖7是根據本公開的實施例的用于L1.1子狀態的采樣時鐘請求協議進入條件的泳道圖。

圖8是根據本公開的實施例的用于L1.1子狀態的采樣時鐘請求協議退出條件的泳道圖。

圖9是根據本公開的實施例的用于L1.2子狀態的采樣時鐘請求協議進入條件的泳道圖。

圖10A-圖10B示出了根據本公開實施例的用于L1.2子狀態的采樣時鐘請求協議退出條件的泳道圖。

圖11示出了包括互連架構的計算系統的實施例。

圖12示出了包括分層堆棧的互連架構的實施例。

圖13示出了要在互連架構內生成或接收的請求或分組的實施例。

圖14示出了用于互連架構的發送器和接收器對的實施例。

圖15示出了包括處理器的計算系統的框圖的另一實施例。

具體實施方式