[發明專利]遲滯電路及其構成上電復位結構

有效

• 申請號: 201811516516.6
• 申請日: 2018-12-12
• 公開（公告）號: CN109660236B
• 公開（公告）日: 2023-08-15
• 發明（設計）人: 張寧;顧靜萍
• 申請（專利權）人: 上海華力集成電路制造有限公司
• 主分類號: H03K17/22
• 分類號: H03K17/22;H03K17/28
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 焦天雷

1.一種上電復位結構，包括：第一MOS(PM1)、第二MOS(PM2)、第三MOS(PM5)、第一電阻(R1)和第二電阻(R2)；

第一MOS(PM1)源極和第二MOS(PM2)源極連接遲滯電路(10)的第一連接端(A),第一MOS(PM1)漏極連接第一電阻(R1)第一連接端，第一電阻(R1)第二連接端連接第二電阻(R2)第一連接端，第二電阻(R2)第二連接端連接該遲滯電路(10)的第五連接端(E)，第二MOS(PM2)漏極連接第三MOS(PM5)源極，第一MOS(PM1)柵極、第二MOS(PM2)柵極和第一電阻(R1)第二連接端連接該遲滯電路(10)的第二連接端(B)，第三MOS(PM5)漏極和第一MOS(PM1)漏極連接該遲滯電路(10)的第四連接端(D)，第三MOS(PM5)柵極和第一電阻(R1)第一連接端連接該遲滯電路(10)的第三連接端(C)，其特征在于，還包括：復位信號產生電路(20)和采樣延遲及放電電路(30)；

復位信號產生電路(20)第二連接端(G)連接遲滯電路(10)的第二連接端(B)和采樣延遲及放電電路(30)第二連接端(L)，復位信號產生電路(20)第三連接端(H)連接采樣延遲及放電電路(30)的第三連接端(M)，復位信號產生電路(20)第四連接端(I)連接復位信號產生電路(20)第四連接端(D)，采樣延遲及放電電路(30)第四連接端(N)通過變頻器(INV)輸出復位信號(RESET)；其中，遲滯電路(10)第一連接端(A)、復位信號產生電路(20)第一連接端(F)和采樣延遲及放電電路(30)第一連接端(K)連接電源電壓(VDD)，遲滯電路(10)第五連接端(E)、復位信號產生電路(20)第五連接端(J)和采樣延遲及放電電路(30)第五連接端(O)連接地(GND)；復位信號產生電路(20)包括第四MOS(PM3)、第五MOS(NM1)和緩沖器(BUFF)；

第四MOS(PM3)第一連接端連接該復位信號產生電路(20)第一連接端(F)，第四MOS(PM3)第二連接端連接緩沖器(BUFF)輸入端和第五MOS(NM1)第二連接端，第四MOS(PM3)第三連接端連接該復位信號產生電路(20)第二連接端(G)，緩沖器(BUFF)輸出端連接該復位信號產生電路(20)第三連接端(H)，第五MOS(NM1)第一連接端連接該復位信號產生電路(20)第五連接端(J)，第五MOS(NM1)第三連接端連接該復位信號產生電路(20)第四連接端(I)。

2.如權利要求1所述的上電復位結構，其特征在于：所述第四MOS(PM3)是PMOS，第五MOS(NM1)是NMOS。

3.如權利要求1所述的上電復位結構，其特征在于：所述第四MOS(PM3)和第五MOS(NM1)的第一連接端是源極，第二連接端是漏極，第三連接端是柵極。

4.如權利要求1所述的上電復位結構，其特征在于：采樣延遲及放電電路(30)包括第六MOS(PM4)、第七MOS(PM6)、第八MOS(NM2)和電容(CAP)；

第六MOS(PM4)第一連接端連接該采樣延遲及放電電路(30)第一連接端(K)，第六MOS(PM4)第二連接端連接第七MOS(PM6)第一連接端，第六MOS(PM4)第三連接端連接該采樣延遲及放電電路(30)第二連接端(L)，第七MOS(PM6)第二連接端、第八MOS(NM2)第二連接端和電容(CAP)第一連接端連接該采樣延遲及放電電路(30)第四連接端(N)，第七MOS(PM6)第三連接端和第八MOS(NM2)第三連接端連接該采樣延遲及放電電路(30)第三連接端(M)，第七MOS(PM6)第一連接端和電容(CAP)第二連接端連接該采樣延遲及放電電路(30)第五連接端(O)。

5.如權利要求4所述的上電復位結構，其特征在于：所述第六MOS(PM4)和第七MOS(PM6)是PMOS，第八MOS(NM2)是NMOS。

6.如權利要求5所述的上電復位結構，其特征在于：所述第六MOS(PM4)、第七MOS(PM6)和第八MOS(NM2)的第一連接端是源極，第二連接端是漏極，第三連接端是柵極。

7.如權利要求4所述的上電復位結構，其特征在于：第六MOS(PM4)流過的電流為第一MOS(PM1)的2：1鏡像電路。