[發明專利]一種面向GPU芯片圖形管線單元的架構驗證方法及平臺有效
| 申請號： | 201811510326.3 | 申請日： | 2018-12-11 |
| 公開（公告）號： | CN109710229B | 公開（公告）日： | 2022-03-15 |
| 發明（設計）人： | 吳曉成;張少鋒;姜麗云;陳佳;樓曉強;鄭新建 | 申請（專利權）人： | 中國航空工業集團公司西安航空計算技術研究所 |
| 主分類號： | G06F8/30 | 分類號： | G06F8/30 |
| 代理公司： | 中國航空專利中心 11008 | 代理人： | 王世磊 |
| 地址： | 710000 *** | 國省代碼： | 陜西;61 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 面向 gpu 芯片 圖形 管線 單元 架構 驗證 方法 平臺 | ||
1.一種面向圖形處理單元GPU芯片圖形管線單元的架構驗證方法，其特征在于，所述方法包括：采用SystemC語言和事務級建模TLM方法，對圖形處理單元GPU芯片圖形管線單元架構涉及到的軟硬件協同配合、寄存器定義和硬件結構進行事務級建模，搭建GPU芯片圖形管線單元的架構驗證平臺；
所述方法應用在面向GPU芯片圖形管線單元架構驗證平臺，所述平臺包括主機接口單元（1）、圖形管線單元（2）、幀緩沖cache單元（3）、紋理cache單元（4）、顯示控制單元（5）、AXI總線交叉開關（6）、第一DDR控制器（7）和第二DDR控制器（8），所述方法還包括：
所述主機接口單元（1）接收主機發送的OpenGL函數命令，通過對所述OpenGL函數命令進行解析獲得圖形命令，將所述圖形命令發送至所述圖形管線單元（2）；
所述圖形管線單元（2）根據所述圖形命令對圖形數據進行計算，并將需要在屏幕上顯示的圖形數據發送至所述AXI總線交叉開關（6）；
所述AXI總線交叉開關（6）將來自所述顯示控制單元（5）、所述主機接口單元（1）和所述圖形管線單元（2）的AXI總線訪問，轉化為對所述第一DDR控制器（7）、所述第二DDR控制器（8）的寄存器配置和數據通道訪問；
所述顯示控制單元（5）通過訪問所述AXI總線交叉開關（6），獲取屏幕待顯示的數據，并對所述數據進行顯示；
所述第一DDR控制器（7）和第二DDR控制器（8）將來自所述AXI總線交叉開關（6）的所述寄存器配置和數據通道訪問，轉化為DDR存儲器的接口讀寫訪問；
所述幀緩沖cache單元（3）內部存儲著訪問GPU外部DDR0和DDR1的幀緩沖區數據鏡像；
所述紋理cache單元（4）內部存儲著訪問GPU外部DDR0和DDR1的紋理緩沖區數據鏡像；
通過在所述平臺中進行功能仿真，根據仿真結果來判斷圖形管線單元架構中的軟件和硬件是否能夠協同配合、寄存器定義是否合理正確、硬件結構是否能夠實現其算法的功能要求。
2.一種面向圖形處理單元GPU芯片圖形管線單元的架構驗證平臺，其特征在于，所述平臺包括主機接口單元（1）、圖形管線單元（2）、幀緩沖cache單元（3）、紋理cache單元（4）、顯示控制單元（5）、AXI總線交叉開關（6）、第一DDR控制器（7）和第二DDR控制器（8）；
所述主機接口單元（1）包括了host2PcieCfgExport端口，該端口與Host的host2PcieCfgPort端口進行相連，端口之間通過PcieCfgIf接口進行通信；
所述主機接口單元（1）包括了pcie2HostMemPort端口，該端口與Host的pcie2HostMemExport端口進行相連，端口之間通過Pcie2HostIf接口進行通信；
所述主機接口單元（1）包括了cmd2RomPort端口，該端口與ROM的cmd2RomExport端口進行相連，端口之間通過RomReadIf接口進行通信；
所述主機接口單元（1）包括了cmd2SguGraphPort端口，該端口與所述圖形管線單元（2）的cmd2SguGraphExport端口進行相連，端口之間通過Cmd2SguGraphIf接口進行通信；
所述主機接口單元（1）包括了rou2PcieIntExport端口、spmu2PcieIntExport端口、jsu2PcieIntExport端口、geu2PcieIntExport端口，分別依次與所述圖形管線單元（2）的rou2PcieIntPort端口、spmu2PcieIntPort端口、jsu2PcieIntPort端口、geu2PcieIntPort端口進行相連，上述端口之間通過PcieBackendIntIf接口進行通信；
所述主機接口單元（1）包括了archRegPort端口，該端口與所述圖形管線單元（2）的archRegExport端口進行相連，端口之間通過PcieBackendRegIf接口進行通信；
所述主機接口單元（1）包括了dma2AxiPort端口、cmd2AxiPort端口、cmdIcache2AxiPort端口、cmdDcache2AxiPort端口，上述端口分別依次與AXI總線交叉開關（6）的dma2AxiExport端口、cmd2AxiExport端口、cmdIcache2AxiExport端口、cmdDcache2AxiExport端口進行相連，端口之間通過AxiMasterIf接口進行通信；
所述主機接口單元（1）包括了dcArchRegPort端口，該端口與顯示控制單元（5）的dcArchRegExport端口進行相連，端口之間通過PcieBackendRegIf接口進行通信；
所述主機接口單元（1）接收主機發送的OpenGL函數命令，通過對所述OpenGL函數命令進行解析獲得圖形命令，將所述圖形命令發送至所述圖形管線單元（2）；
所述圖形管線單元（2）根據所述圖形命令對圖形數據進行計算，并將需要在屏幕上顯示的圖形數據發送至所述AXI總線交叉開關（6）；
所述AXI總線交叉開關（6）將來自所述顯示控制單元（5）、所述主機接口單元（1）和所述圖形管線單元（2）的AXI總線訪問，轉化為對所述第一DDR控制器（7）、所述第二DDR控制器（8）的寄存器配置和數據通道訪問；
所述顯示控制單元（5）通過訪問所述AXI總線交叉開關（6），獲取屏幕待顯示的數據，并對所述數據進行顯示；
所述第一DDR控制器（7）和第二DDR控制器（8）將來自所述AXI總線交叉開關（6）的所述寄存器配置和數據通道訪問，轉化為DDR存儲器的接口讀寫訪問；
所述幀緩沖cache單元（3）內部存儲著訪問GPU外部DDR0和DDR1的幀緩沖區數據鏡像；
所述紋理cache單元（4）內部存儲著訪問GPU外部DDR0和DDR1的紋理緩沖區數據鏡像；
通過在所述平臺中進行功能仿真，根據仿真結果來判斷圖形管線單元架構中的軟件和硬件是否能夠協同配合、寄存器定義是否合理正確、硬件結構是否能夠實現其算法的功能要求。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于中國航空工業集團公司西安航空計算技術研究所，未經中國航空工業集團公司西安航空計算技術研究所許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201811510326.3/1.html，轉載請聲明來源鉆瓜專利網。
