[發(fā)明專利]半導(dǎo)體器件以及制造方法在審
| 申請?zhí)枺?/td> | 201811510321.0 | 申請日： | 2018-12-11 |
| 公開（公告）號： | CN109979902A | 公開（公告）日： | 2019-07-05 |
| 發(fā)明（設(shè)計）人： | 梁志豪;波姆皮奧·V·烏馬里;楊順迪 | 申請（專利權(quán)）人： | 安世有限公司 |
| 主分類號： | H01L23/485 | 分類號： | H01L23/485;H01L23/31;H01L21/56;H01L21/60 |
| 代理公司： | 北京天昊聯(lián)合知識產(chǎn)權(quán)代理有限公司 11112 | 代理人： | 張娜;李榮勝 |
| 地址： | 荷蘭*** | 國省代碼： | 荷蘭;NL |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 側(cè)表面 主表面 封裝主體 電觸點 半導(dǎo)體器件 半導(dǎo)體晶片 模制材料 頂表面 金屬層 半導(dǎo)體器件結(jié)構(gòu) 電連接 包封 制造 暴露 延伸 覆蓋 | ||
本公開涉及一種半導(dǎo)體器件結(jié)構(gòu)和制造半導(dǎo)體器件的方法。該半導(dǎo)體器件可包括：半導(dǎo)體晶片，具有頂部主表面、相對的底部主表面和側(cè)表面，所述頂部主表面具有形成在其上的一個或多個電觸點；模制材料，其包封半導(dǎo)體晶片的頂部主表面、底部主表面和側(cè)表面，其中模制材料限定具有頂表面和側(cè)表面的封裝主體；其中所述多個電觸點暴露在所述封裝主體的頂表面上，并且金屬層布置在所述電觸點上并且電連接到所述電觸點，并且其中所述金屬層延伸到所述封裝主體的側(cè)表面并且至少部分地覆蓋所述封裝主體的側(cè)表面。
技術(shù)領(lǐng)域
本公開涉及半導(dǎo)體器件以及制造方法。更具體地，本公開涉及具有可潤濕的側(cè)觸點的晶元級半導(dǎo)體器件。
背景技術(shù)
晶元級封裝件(WLP)形式的半導(dǎo)體器件對于需要具有改善的電氣性能的小型器件的應(yīng)用變得越來越重要。例如，晶元級封裝件通常用在諸如移動通信裝置的便攜式電子裝置中。
圖1是傳統(tǒng)WLP 100的截面?zhèn)纫晥D。WLP 100包括暴露在WLP 100的底表面上的多個輸入或輸出(I/O)焊盤102。I/O焊盤102安裝到觸點104，例如印刷電路板(PCB)上的具有焊料106的焊盤。
圖1b是WLP 100的沿著圖1a的線A-A的部分108的放大的示意性底部平面圖。WLP100的底表面包括：作為金屬區(qū)域的I/O焊盤102；鋸刻(saw)劃道區(qū)域110，其位于WLP 100的底表面的外圍區(qū)域并且作為非鈍化區(qū)域；以及鈍化重疊區(qū)域112，其位于I/O焊盤102和鋸刻劃道區(qū)域110之間。
然而，如圖1b所示，或者過多的焊料以及I/O焊盤102和鋸刻劃道區(qū)域110之間的非常窄的間隔會產(chǎn)生焊劑殘留物或焊料片114，其可以橋接有源焊盤102和鋸刻劃道區(qū)域110，這可能導(dǎo)致I/O焊盤102和WLP 100的晶片之間的短路。
另外，因為有源焊盤102沒有一直延伸到WLP 100的側(cè)面，所以一旦WLP 100安裝到PCB并且I/O焊盤102被焊接到相應(yīng)的觸點104，就很難檢查焊料接頭以確定是否存在任何潛在的焊料接頭缺陷。
發(fā)明內(nèi)容
根據(jù)實施例，提供了一種半導(dǎo)體器件，包括：半導(dǎo)體晶片，具有頂部主表面、相對的底部主表面和側(cè)表面，所述頂部主表面具有形成在其上的一個或多個電觸點；模制材料，其包封半導(dǎo)體晶片的頂部主表面、底部主表面和側(cè)表面，其中模制材料限定具有頂表面和側(cè)表面的封裝主體；其中所述多個電觸點暴露在所述封裝主體的頂表面上，并且金屬層布置在所述電觸點上并且電連接到所述電觸點，并且其中所述金屬層延伸到所述封裝主體的側(cè)表面并且至少部分地覆蓋所述封裝主體的側(cè)表面。
可選地，所述金屬層可以包括銅并且所述金屬層可以涂覆有例如錫的可潤濕材料。
可選地，所述金屬層可以延伸跨越所述封裝主體的頂表面的寬度。
可選地，模制材料可以整體布置以包封半導(dǎo)體晶片。
根據(jù)實施例，提供了一種用于組裝半導(dǎo)體器件的方法，該方法可以包括：提供多個間隔開的半導(dǎo)體晶片，該半導(dǎo)體晶片具有其上形成有一個或多個電觸點的頂部主表面、相對的底部主表面和側(cè)表面，其中每個晶片具有形成在頂表面上的多個電觸點；用模制材料包封晶片，其中模制材料部分地覆蓋部分頂表面，使得電觸點暴露并且模制材料覆蓋晶片的底表面和側(cè)表面；切割多個第一溝槽以限定每個半導(dǎo)體器件的封裝主體側(cè)壁；在每個封裝主體的頂表面上形成金屬層，其中金屬層與電觸點電接觸，并延伸到每個封裝主體的側(cè)表面；以及將半導(dǎo)體器件彼此分開。
可選地，金屬層可以包括銅，且可以通過濺射或電鍍形成金屬層。可選地，可以通過電鍍利用可潤濕材料涂覆金屬層。金屬層可以延伸跨越封裝主體的頂表面的寬度。
可選地，模制半導(dǎo)體晶片包括用模制材料整體地包封每個半導(dǎo)體晶片。
附圖說明
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于安世有限公司，未經(jīng)安世有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201811510321.0/2.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
