[發明專利]一種3D堆疊的圖像傳感器

有效

• 申請號: 201811509310.0
• 申請日: 2018-12-11
• 公開（公告）號: CN109688398B
• 公開（公告）日: 2021-01-29
• 發明（設計）人: 趙宇航;溫建新;皮常明;曾夕;沈靈
• 申請（專利權）人: 上海集成電路研發中心有限公司
• 主分類號: H04N13/207
• 分類號: H04N13/207;H04N5/374;H04N5/378
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙) 31275
• 代理人: 吳世華;陳慧弘

本發明公開了一種3D堆疊的圖像傳感器，包括像素陣列、模數轉換單元陣列以及存儲器陣列。所述圖像傳感器由上下堆疊的上層芯片和下層芯片組成。所述像素陣列包括多個像素單元，用于將光信號轉換為模擬電信號，其位于所述上層芯片。所述模數轉換單元陣列包括多個模數轉換單元，用于將所述模擬電信號轉換為數字電信號，其位于所述下層芯片。所述存儲器陣列包括存儲單元陣列和邏輯電路陣列，所述存儲單元陣列包括多個用于存儲經轉換的數字電信號的存儲單元，所述邏輯電路陣列包括多個用于控制所述多個存儲單元讀出和寫入的邏輯電路。其中所述存儲單元陣列位于所述上層芯片且位于所述像素陣列下方，所述存儲器陣列的邏輯電路陣列位于所述上層芯片或所述下層芯片。本發明能夠提升圖像傳感器幀率。

技術領域

本發明涉及集成電路設計領域，特別涉及一種3D堆疊的CMOS圖像傳感器。

背景技術

隨著CMOS集成電路工藝的發展，電子產品在日常生活中的應用越來越廣泛，圖像傳感器作為電子產品的信息采集端口，為日常生活、交通、航空航天研究、AI智能應用等各個領域的發展提供了必不可少的技術支持。在實際應用中，高幀率的圖像傳感器能夠提供更為精確實時的圖像信息，能在智能駕駛、快速識別、精確捕捉等領域發揮重要作用。但在現有產品中，由于圖像數據逐行讀出傳輸，圖像傳感器的幀率由每行數據轉化讀出時間和行數決定，對于目前的高清大像素陣列，由于行時間和總行數的制約導致幀率受到較大限制。

高集成度和低成本一直是集成電路芯片設計領域發展的重要趨勢，高集成度的實現除了從工藝上不斷縮小尺寸和電路設計的精簡，現有的另一個技術是采用3D堆疊技術，尤其是在CMOS圖像傳感器領域，3D堆疊工藝能夠實現高集成度和高填充率，提供較好的成像性能。但現有的3D堆疊架構，手機等智能設備中常用的3D堆疊架構為上下兩層芯片堆疊而成(如圖1所示)，其中上層芯片為像素陣列，下層芯片為驅動讀出等邏輯電路，兩層芯片中間通過鍵合或互連連接。然而，現在的雙層3D堆疊芯片仍然采用逐行或者分組多行讀出的方式，由于數據傳輸速度比較慢，在前一幀圖像曝光后必須等數據傳輸完畢后才能進行下一幀圖像的數據傳輸，因此現有的雙層3D堆疊芯片雖然集成度提高，但受限于芯片面積，幀率并沒有較大提升。

發明內容

本發明的主要目的在于克服現有技術的缺陷，提供一種基于3D堆疊的高幀率圖像傳感器。

為達成上述目的，本發明提供一種3D堆疊的圖像傳感器，包括像素陣列、模數轉換單元陣列以及存儲器陣列。所述圖像傳感器由上下堆疊的上層芯片和下層芯片組成；所述像素陣列包括多個像素單元，用于將光信號轉換為模擬電信號，其位于所述上層芯片；所述模數轉換單元陣列包括多個模數轉換單元，用于將所述模擬電信號轉換為數字電信號，其位于所述下層芯片；所述存儲器陣列，其包括存儲單元陣列和邏輯電路陣列，所述存儲單元陣列包括多個用于存儲所述數字電信號的存儲單元，所述邏輯電路陣列包括多個用于控制多個所述存儲單元讀出和寫入的邏輯電路；其中所述存儲單元陣列位于所述上層芯片且位于所述像素陣列下方，所述存儲器陣列的邏輯電路陣列位于所述上層芯片或所述下層芯片。

優選地，所述存儲單元陣列通過背照式工藝外延生長于所述像素陣列的下方。

優選地，每一個像素單元對應一個模數轉換單元和一個存儲器，每個存儲器包括至少一個存儲單元和至少一個邏輯電路。

優選地，所述存儲單元為阻變式存儲單元。

優選地，所述存儲器陣列的邏輯電路陣列位于所述上層芯片，所述邏輯電路陣列通過混合鍵合與所述模數轉換單元陣列連接。

優選地，所述存儲器陣列的邏輯電路陣列位于所述下層芯片，所述邏輯電路陣列通過混合鍵合與所述存儲單元陣列連接。

優選地，所述像素陣列通過混合鍵合與所述模數轉換單元陣列連接。