[發明專利]半導體結構及其形成方法

有效

• 申請號: 201811506593.3
• 申請日: 2018-12-10
• 公開（公告）號: CN111293074B
• 公開（公告）日: 2022-12-02
• 發明（設計）人: 袁可方;羅杰;黃敬勇
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/528;H01L23/532
• 代理公司: 上海知錦知識產權代理事務所(特殊普通合伙) 31327
• 代理人: 高靜;李麗

一種半導體結構及其形成方法，形成方法包括：提供基底，基底上形成有前層介質層以及位于前層介質層內的前層互連結構，前層介質層露出前層互連結構的頂部；在前層互連結構上形成保護層；在前層介質層上形成層間介質層，層間介質層覆蓋保護層；在層間介質層上形成圖形化的硬掩膜層；以硬掩膜層為掩膜圖形化層間介質層，形成互連開口，貫穿前層互連結構上方的層間介質層；去除硬掩膜層；去除硬掩膜層后，填充互連開口形成互連結構。本發明提高了在填充互連開口之前去除硬掩膜層的可行性，與在保留硬掩膜層的情況下填充互連開口的方案相比，減小互連結構材料所填充空間的深寬比，從而提高互連結構在互連開口內的填充能力。

技術領域

本發明實施例涉及半導體制造領域，尤其涉及一種半導體結構及其形成方法。

背景技術

隨著集成電路制造技術的不斷發展，人們對集成電路的集成度和性能的要求變得越來越高。為了提高集成度，降低成本，元器件的關鍵尺寸不斷變小，集成電路內部的電路密度越來越大，這種發展使得晶圓表面無法提供足夠的面積來制作所需要的互連線。

為了滿足關鍵尺寸縮小后的互連線所需，目前不同金屬層或者金屬層與襯底的導通是通過互連結構實現的。隨著技術節點的推進，互連結構的尺寸也變得越來越小；相應的，形成互連結構的工藝難度也越來越大，而互連結構的形成質量對后段(back end ofline，BEOL)電路的性能影響很大，嚴重時會影響半導體器件的正常工作。

發明內容

本發明實施例解決的問題是提供一種半導體結構及其形成方法，提高半導體結構的良率和可靠性。

為解決上述問題，本發明實施例提供一種半導體結構的形成方法，包括：提供基底，所述基底上形成有前層介質層以及位于所述前層介質層內的前層互連結構，所述前層介質層露出所述前層互連結構的頂部；在所述前層互連結構上形成保護層；在所述前層介質層上形成層間介質層，所述層間介質層覆蓋所述保護層；在所述層間介質層上形成圖形化的硬掩膜層；以所述硬掩膜層為掩膜圖形化所述層間介質層，形成互連開口，所述互連開口貫穿所述前層互連結構上方的層間介質層；去除所述硬掩膜層；去除所述硬掩膜層后，填充所述互連開口形成互連結構。

相應的，本發明實施例還提供一種半導體結構，包括：基底，所述基底上形成有前層介質層以及位于所述前層介質層內的前層互連結構，所述前層介質層露出所述前層互連結構的頂部；保護層，位于所述前層互連結構上，所述保護層的材料為導電材料；互連結構，位于所述保護層上；層間介質層，位于所述互連結構露出的前層介質層上，所述層間介質層頂部和所述互連結構頂部相齊平。

與現有技術相比，本發明實施例的技術方案具有以下優點：

本發明實施例在前層互連結構上形成保護層，后續以硬掩膜層為掩膜圖形化層間介質層以形成互連開口之后，還去除所述硬掩膜層；所述保護層用于對前層互連結構起到保護作用，有效降低前層互連結構在去除硬掩膜層的過程中受損的概率，相應提高了在填充互連開口之前去除硬掩膜層的工藝可行性，與在保留硬掩膜層的情況下填充互連開口的方案相比，減小了互連結構材料所填充空間的深寬比(high aspect ration)，從而提高互連結構在所述互連開口內的填充(gap fill)能力，以保障互連結構的電連接性能，進而提高半導體結構的良率和可靠性。

可選方案中，所述保護層的材料為導電材料，使所述保護層也能起到電連接的作用，相應省去了去除所述保護層的步驟，工藝簡單。

可選方案中，在所述前層互連結構上形成所述保護層之前，還包括：去除部分厚度的所述前層互連結構，在所述前層介質層內形成凹槽，形成所述保護層后，所述保護層頂部低于所述前層介質層頂部，相應的，后續所形成膜層覆蓋所述保護層露出的凹槽側壁，從而起到保護凹槽側壁的作用，以改善橫向刻蝕問題，從而降低互連開口底部尺寸變大的概率，進而改善與時間相關的介質擊穿(time dependent dielectric breakdown，TDDB)效應。

附圖說明