[發明專利]一種敏感電路的版圖設計方法及版圖有效
| 申請號： | 201811500009.3 | 申請日： | 2018-12-07 |
| 公開（公告）號： | CN109657315B | 公開（公告）日： | 2023-07-07 |
| 發明（設計）人： | 高敬;周玉潔;孫堅 | 申請（專利權）人： | 上海航芯電子科技股份有限公司 |
| 主分類號： | G06F30/392 | 分類號： | G06F30/392 |
| 代理公司： | 上海漢聲知識產權代理有限公司 31236 | 代理人： | 胡晶 |
| 地址： | 200233 上海市*** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 敏感 電路 版圖 設計 方法 | ||
1.一種敏感電路的版圖設計方法，其特征在于，所述敏感電路的版圖設計方法用于消除敏感電路版圖金屬密度不足，包括如下步驟：
S1：判斷敏感電路的版圖的金屬密度是否達到要求；
S2：如果敏感電路的版圖的金屬密度沒有達到要求，則從焊盤上引入一條金屬線；所述金屬線的電阻小于0.5歐姆；
S3：在所述敏感電路版圖的周邊和內部添加若干滿足金屬密度要求的襯底接觸，以提高敏感電路版圖金屬密度；
S4：將所述襯底接觸連接到所述金屬線上；
S5：再次判斷敏感電路的版圖的金屬密度是否達到要求；
S6：如果敏感電路的版圖的金屬密度仍沒有達到要求，則在各金屬密度不足的區域添加相應的金屬層連接至所述金屬線上，直至敏感電路的版圖的金屬密度達到要求。
2.根據權利要求1所述的敏感電路的版圖設計方法，其特征在于，對于N阱CMOS工藝，所述金屬線從接地焊盤引入；對于P阱CMOS工藝，所述金屬線從電源焊盤引入。
3.根據權利要求1所述的敏感電路的版圖設計方法，其特征在于，所述步驟S2中，所述金屬線是任意金屬層或者金屬層之間的疊加。
4.根據權利要求1所述的敏感電路的版圖設計方法，其特征在于，所述步驟S3中，對于N阱CMOS工藝，所述敏感電路版圖的內部具體為除N阱區域外的場氧區；對于P阱CMOS工藝，所述敏感電路版圖的內部具體為除P阱區域外的場氧區。
5.根據權利要求1所述的敏感電路的版圖設計方法，其特征在于，所述步驟S3中，對于N阱CMOS工藝，添加的所述襯底接觸為P型襯底接觸；對于P阱CMOS工藝，添加的所述襯底接觸為N型襯底接觸。
6.根據權利要求1所述的敏感電路的版圖設計方法，其特征在于，所述步驟S4中，將所述襯底接觸連接到所述金屬線上的方法具體為在所述襯底接觸和金屬線間打滿通孔和過孔。
7.根據權利要求2所述的敏感電路的版圖設計方法，其特征在于，所述步驟S6中，在金屬密度不足的區域添加相應的金屬層時依次從底層的金屬密度不足的區域到高層金屬密度不足的區域逐層進行添加。
8.一種敏感電路的版圖，其特征在于，所述敏感電路的版圖采用如權利要求1~7任一所述的敏感電路的版圖設計方法進行設計。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于上海航芯電子科技股份有限公司，未經上海航芯電子科技股份有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201811500009.3/1.html，轉載請聲明來源鉆瓜專利網。
