[發(fā)明專利]用于存儲設備的緩存淘汰方法與存儲設備在審
| 申請?zhí)枺?/td> | 201811497635.1 | 申請日: | 2018-12-07 |
| 公開(公告)號: | CN111290974A | 公開(公告)日: | 2020-06-16 |
| 發(fā)明(設計)人: | 路向峰;劉玉進;孫清濤 | 申請(專利權)人: | 北京憶恒創(chuàng)源科技有限公司 |
| 主分類號: | G06F12/0895 | 分類號: | G06F12/0895 |
| 代理公司: | 北京卓特專利代理事務所(普通合伙) 11572 | 代理人: | 陳變花 |
| 地址: | 100192 北京市海淀區(qū)西小口*** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 用于 存儲 設備 緩存 淘汰 方法 | ||
本申請涉及用于存儲設備的緩存淘汰方法與存儲設備。所公開的用于存儲設備的緩存淘汰方法包括:響應于寫命令指示的數據寫入緩存的第一緩存單元,向淘汰隊列的隊尾添加指示第一緩存單元關聯于緩存的第一緩存容器的淘汰消息;根據淘汰隊列隊頭的淘汰消息將第二緩存單元的數據寫入NVM芯片的第二數據幀,并且用第二數據幀的地址更新FTL表中記錄第二緩存容器索引的第二條目,其中淘汰隊列隊頭的淘汰消息指示第二緩存單元關聯于第二緩存容器。
技術領域
本申請涉及存儲技術,具體地,涉及用于存儲設備的緩存淘汰方法與存儲設備。
背景技術
圖1展示了固態(tài)存儲設備的框圖。固態(tài)存儲設備102同主機相耦合,用于為主機提供存儲能力。主機同固態(tài)存儲設備102之間可通過多種方式相耦合,耦合方式包括但不限于通過例如SATA(Serial Advanced Technology Attachment,串行高級技術附件)、SCSI(Small Computer System Interface,小型計算機系統(tǒng)接口)、SAS(Serial AttachedSCSI,串行連接SCSI)、IDE(Integrated Drive Electronics,集成驅動器電子)、USB(Universal Serial Bus,通用串行總線)、PCIE(Peripheral Component InterconnectExpress,PCIe,高速外圍組件互聯)、NVMe(NVM Express,高速非易失存儲)、以太網、光纖通道、無線通信網絡等連接主機與固態(tài)存儲設備102。主機可以是能夠通過上述方式同存儲設備相通信的信息處理設備,例如,個人計算機、平板電腦、服務器、便攜式計算機、網絡交換機、路由器、蜂窩電話、個人數字助理等。存儲設備102包括接口103、控制部件104、一個或多個NVM芯片105以及DRAM(Dynamic Random Access Memory,動態(tài)隨機訪問存儲器)110。
NAND閃存、相變存儲器、FeRAM(Ferroelectric RAM,鐵電存儲器)、MRAM(MagneticRandom Access Memory,磁阻存儲器)、RRAM(Resistive Random Access Memory,阻變存儲器)、XPoint存儲器等是常見的NVM。
接口103可適配于通過例如SATA、IDE、USB、PCIE、NVMe、SAS、以太網、光纖通道等方式與主機交換數據。
控制部件104用于控制在接口103、NVM芯片105以及DRAM 110之間的數據傳輸,還用于存儲管理、主機邏輯地址到閃存物理地址映射、擦除均衡、壞塊管理等。控制部件104可通過軟件、硬件、固件或其組合的多種方式實現,例如,控制部件104可以是FPGA(Field-programmable gate array,現場可編程門陣列)、ASIC(Application SpecificIntegrated Circuit,應用專用集成電路)或者其組合的形式。控制部件104也可以包括處理器或者控制器,在處理器或控制器中執(zhí)行軟件來操縱控制部件104的硬件來處理IO(Input/Output)命令。控制部件104還可以耦合到DRAM 110,并可訪問DRAM 110的數據。在DRAM可存儲FTL表和/或緩存的IO命令的數據。
控制部件104包括閃存接口控制器(或稱為介質接口控制器、閃存通道控制器),閃存接口控制器耦合到NVM芯片105,并以遵循NVM芯片105的接口協議的方式向NVM芯片105發(fā)出命令,以操作NVM芯片105,并接收從NVM芯片105輸出的命令執(zhí)行結果。已知的NVM芯片接口協議包括“Toggle”、“ONFI”等。
存儲器目標(Target)是NAND閃存封裝內的共享CE(,Chip Enable,芯片使能)信號的一個或多個邏輯單元(LUN,Logic UNit)。NAND閃存封裝內可包括一個或多個管芯(Die)。典型地,邏輯單元對應于單一的管芯。邏輯單元可包括多個平面(Plane)。邏輯單元內的多個平面可以并行存取,而NAND閃存芯片內的多個邏輯單元可以彼此獨立地執(zhí)行命令和報告狀態(tài)。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于北京憶恒創(chuàng)源科技有限公司,未經北京憶恒創(chuàng)源科技有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201811497635.1/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種筷子機
- 下一篇:誘導羅漢果兩性花的方法





