[發明專利]一種基于FPGA交叉的改進三級CLOS路由方法

有效

• 申請號: 201811496643.4
• 申請日: 2018-12-07
• 公開（公告）號: CN109327410B
• 公開（公告）日: 2020-09-22
• 發明（設計）人: 張鵬泉;幸娟;王東鋒
• 申請（專利權）人: 天津光電通信技術有限公司
• 主分類號: H04L12/933
• 分類號: H04L12/933;H04Q11/00
• 代理公司: 天津中環專利商標代理有限公司 12105
• 代理人: 胡京生

本發明涉及一種基于FPGA交叉的改進三級CLOS路由算法，本發明基于FPGA的內部交叉能力，為實現光纖信號的輸入輸出路由交叉功能，實現了兩層三級CLOS網絡的路由嵌套算法，第一層三級CLOS網絡增加了中間級合并的設計策略，以及輸入輸出級與交換級之間由傳統架構的1條連接通道增加到4條連接通道，增大了路由選路空間，第二層CLOS網絡計算FPGA片內路由，在本板交叉的場景下實現了直切模式，不占用交換級資源，增加了路由選路空間，從而在大容量交叉的場景下具備大大降低阻塞率的優勢。本發明通過架構和算法上的改進增加了路由選路空間，大大降低阻塞率的，提高了設備性能優勢和用戶體驗。

技術領域

本發明涉及一種基于FPGA交叉的改進三級CLOS路由方法，用于對光纖信號SDH和10GE進行時隙和通道地交叉，通過改進嵌套式三級CLOS網絡路由算法，根據設備輸入輸出路由要求計算出三級CLOS每一級的路由表，并將路由結果配置到FPGA及交叉芯片中實現光纖信號路由交叉的功能。

背景技術

CLOS網絡是經典的嚴格無阻塞多級互聯交換網絡，該網絡在光通信網絡中被廣泛使用，它具有可伸縮性，固定交換時延，數據傳輸的自由性和有序性的特點。經典的CLOS網絡為三級全互連對稱網絡，其包含輸入級/中間級/輸出級三級，其輸入級有r個n*m個交叉開關，中間級有m個r*r個交叉開關，輸出級有r個m*n個交叉開關，網絡共有N=n*r個輸入與輸出，每個中間級開關與每個輸入級開關和輸出級開關有且僅有一條連接鏈路。從CLOS提出以來，人們對其拓撲結構和連接特性及其控制路由算法進行了深入的研究，也取得了不少成果，其中對如何降低阻塞率優化路由算法的選路策略等有諸多研究成果，如在選擇中間級單元使采用計算選路阻塞概率最小的最優路徑等策略實現。傳統clos的路由算法根據三級CLOS網絡架構建立算法模型，將外層需要實現的輸入輸出的交叉對作為算法模型的輸入參數，算法根據輸入級/中間級/輸出級的資源占用/空閑情況，采取最優選路策略進行三級路由選路，給出中間路徑的尋路結果，完成輸入到輸出的路由交叉。在當前整個IP網絡流量和規模不斷膨脹的趨勢下，對光通信中的大容量交叉交換能力提出了更高的要求，為能實現容量在Tbits級別的交叉交換容量，針對大容量和無阻塞率以及最小使用資源的要求，傳統的輸入級/輸出級與中間級有且僅有一條連接鏈路已經無法滿足大容量的交叉交換能力，針對三級CLOS架構(m=32，r=12 ,n=16)的192路輸入輸出大容量交叉，傳統框架對小顆粒度的時隙交叉仍然存在阻塞概率。

發明內容

鑒于現有技術的狀況，本發明針對三級CLOS架構(m=32，r=12 ,n=16)的192路輸入輸出大容量交叉應用需求，為實現光通信領域不同光纖信號的時隙和通道交叉的功能需求，傳統三級CLOS網絡架構中對大容量細顆粒度時隙交叉仍存在阻塞概率，為增加輸入輸出級到中間級的連接鏈路的可選路資源，將傳統的輸入輸出級到中間級的一條連接鏈路改為4條連接鏈路，增加中間級選路資源，降低阻塞率，同時為了降低中間級資源大容量交叉場景下的資源緊張的問題，設計了嵌套層三級CLOS網絡，路由算法計算完第一層三級CLOS網絡尋路路徑之后，計算嵌套層的三級CLOS網絡的尋路路徑，當輸入輸出都是在嵌套層上的三級CLOS網絡上進行交叉的，則不需要進行第一層的三級CLOS路由算法計算，不使用第一層三級CLOS網絡的中間級資源，降低大容量細顆粒度的交叉下的阻塞概率，同時嵌套層上直接交叉切換，減少了信號交叉傳輸時延。