[發(fā)明專利]數(shù)字超聲倍頻整序方法

有效

• 申請?zhí)枺?/td>: 201811490680.4
• 申請日: 2018-12-07
• 公開（公告）號: CN109602446B
• 公開（公告）日: 2021-04-16
• 發(fā)明（設(shè)計）人: 朱逸斐;丁波;張國峰
• 申請（專利權(quán)）人: 珠海醫(yī)凱電子科技有限公司
• 主分類號: A61B8/00
• 分類號: A61B8/00
• 代理公司: 上海交達(dá)專利事務(wù)所 31201
• 代理人: 王毓理;王錫麟

1.一種數(shù)字超聲倍頻整序方法，其特征在于，將用于整序處理的FPGA的工作頻率設(shè)置為多倍于采樣頻率，在每個采樣周期中通過選通網(wǎng)絡(luò)依次選擇采樣信號的不同比特位，由矩陣選擇網(wǎng)絡(luò)進(jìn)行分批整序處理并最終合并成整序后數(shù)字信號，從而使得在一個完整采樣周期整序相同數(shù)量的同時縮小矩陣選擇網(wǎng)絡(luò)的規(guī)模；

所述的矩陣選擇網(wǎng)絡(luò)的規(guī)模為，其中：A為采樣信號的比特數(shù)，k為FPGA工作的倍頻數(shù)，k≥3，m為陣元通道個數(shù)，即將現(xiàn)有的矩陣選擇網(wǎng)絡(luò)從A·m2的規(guī)模縮小k倍。

2.根據(jù)權(quán)利要求1所述的方法，其特征是，所述的FPGA的工作頻率為采樣頻率的三倍以上。

3.根據(jù)權(quán)利要求1或2所述的方法，其特征是，所述的FPGA的工作頻率為采樣頻率的三倍。

4.根據(jù)權(quán)利要求1所述的方法，其特征是，所述的矩陣選擇網(wǎng)絡(luò)在不同的工作周期下的選通順序表能夠復(fù)用，該選通順序表預(yù)存于存儲器中。

5.根據(jù)權(quán)利要求1所述的方法，其特征是，所述的選擇采樣信號的不同比特位是指：選通網(wǎng)絡(luò)每次選擇的比特位數(shù)為采樣數(shù)據(jù)的比特位除以工作頻率的倍頻數(shù)。

6.根據(jù)權(quán)利要求5所述的方法，其特征是，所述的選擇采樣信號的不同比特位是指：當(dāng)回波信號為12bit且FPGA工作于采樣頻率的三倍頻時，每次選擇4bit數(shù)據(jù)進(jìn)行整序。

7.一種實現(xiàn)上述任一權(quán)利要求所述方法的裝置，其特征在于，包括：輸入選通網(wǎng)絡(luò)、矩陣選擇網(wǎng)絡(luò)和輸出選通網(wǎng)絡(luò)，其中：輸入選通網(wǎng)絡(luò)的輸入端與陣元相連并接收回波數(shù)字信號，輸入選通網(wǎng)絡(luò)的輸出端輸出分段數(shù)字信號至矩陣選擇網(wǎng)絡(luò)，矩陣選擇網(wǎng)絡(luò)將整序后數(shù)字信號輸出至輸出選通網(wǎng)絡(luò)，輸出選通網(wǎng)絡(luò)將整序后數(shù)字信號合并為完整回波整序信號并輸出進(jìn)行波束成形。

8.根據(jù)權(quán)利要求7所述的裝置，其特征是，所述的輸入選通網(wǎng)絡(luò)和輸出選通網(wǎng)絡(luò)的結(jié)構(gòu)相同且有若干個選通單元組成，選通單元的個數(shù)與陣元通道數(shù)相匹配，其中：輸入選通網(wǎng)絡(luò)的選通單元在每個工作周期內(nèi)截取回波數(shù)字信號的1/倍頻數(shù)作為分段數(shù)字信號，輸出選通網(wǎng)絡(luò)的選通單元在每個工作周期內(nèi)依次將矩陣選擇網(wǎng)絡(luò)輸出的整序后數(shù)字信號合并為完整回波整序信號。

9.根據(jù)權(quán)利要求8所述的裝置，其特征是，所述的選通單元和矩陣選擇網(wǎng)絡(luò)為D觸發(fā)器實現(xiàn)。