[發(fā)明專利]一種基于短路電流抑制的SiC MOSFET短路保護(hù)電路及方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201811482601.5
• 申請(qǐng)日: 2018-12-05
• 公開(kāi)（公告）號(hào): CN110190838A
• 公開(kāi)（公告）日: 2019-08-30
• 發(fā)明（設(shè)計(jì)）人: 譚國(guó)俊;張經(jīng)緯;耿程飛;何鳳有
• 申請(qǐng)（專利權(quán)）人: 徐州中礦大傳動(dòng)與自動(dòng)化有限公司
• 主分類號(hào): H03K17/0812
• 分類號(hào): H03K17/0812;H03K17/687
• 代理公司: 南京眾聯(lián)專利代理有限公司 32206
• 代理人: 杜靜靜

本發(fā)明提供一種SiC MOSFET一類短路電流抑制電路及方法，包括：邏輯控制單元，驅(qū)動(dòng)單元，短路保護(hù)單元以及漏極電壓檢測(cè)單元。本發(fā)明通過(guò)判斷漏極電壓是否下降至導(dǎo)通壓降來(lái)選擇開(kāi)通瞬態(tài)的柵極驅(qū)動(dòng)電壓，當(dāng)發(fā)生一類短路時(shí)，柵極將被鉗位在較低的驅(qū)動(dòng)電壓，依據(jù)功率器件的輸出特性，短路電流將被抑制，從而降低了短路故障對(duì)器件的沖擊，減小了短路損耗，增大了短路耐受時(shí)間。此外本發(fā)明電路不影響正常開(kāi)通過(guò)程，確保了SiC MOSFET開(kāi)通瞬態(tài)的快速性。

技術(shù)領(lǐng)域

本發(fā)明涉及一種SiC MOSFET一類短路電流抑制電路及方法，屬于電力電子技術(shù)領(lǐng)域。

背景技術(shù)

SiC MOSFET作為第三代功率半導(dǎo)體器件，其具有低導(dǎo)通電阻，高擊穿場(chǎng)強(qiáng)，開(kāi)關(guān)速率高，開(kāi)關(guān)損耗小，熱穩(wěn)定等優(yōu)點(diǎn)，被視為將來(lái)能夠代替Si IGBT最為理想的開(kāi)關(guān)器件，成為未來(lái)功率變換器的主導(dǎo)器件。然而SiC MOSFET的短路耐受時(shí)間相對(duì)較短，相比于相同規(guī)格的Si IGBT，由于其過(guò)高的柵極電壓使得SiC MOSFET的短路電流更大，大大增加了短路損耗和結(jié)溫溫升，因而短路耐受時(shí)間遠(yuǎn)小于SiIGBT，這就提高了對(duì)SiC MOSFET短路保護(hù)電路的要求。傳統(tǒng)的短路保護(hù)電路及其方法都是從短路保護(hù)的快速性方面進(jìn)行研究，但對(duì)于一類短路故障的保護(hù)，為了避免誤報(bào)故障，保證短路保護(hù)電路能適用于多種型號(hào)的SiC MOSFET以及多種場(chǎng)合，通常需要設(shè)置較長(zhǎng)的消隱時(shí)間，導(dǎo)致短路故障持續(xù)時(shí)間被延長(zhǎng)，即使通過(guò)設(shè)置一定的方法降低消隱時(shí)間，或采用其他檢測(cè)方法時(shí)，都會(huì)大大增加驅(qū)動(dòng)電路的成本和復(fù)雜程度。

發(fā)明內(nèi)容

本發(fā)明旨在克服現(xiàn)有技術(shù)上的不足，提出一種SiC MOSFET一類短路電流抑制電路及方法。該電路在不影響正常開(kāi)通性能的前提下，能夠降低短路電流，提高SiC MOSFET短路耐受時(shí)間，技術(shù)方案如下：

一種SiC MOSFET一類短路電流抑制電路及方法，包括：邏輯控制單元，驅(qū)動(dòng)單元，短路保護(hù)單元以及漏極電壓檢測(cè)單元，其特征在于：

所述的短路保護(hù)單元，用于檢測(cè)短路故障，并輸出故障信號(hào)；

所述的漏極電壓檢測(cè)單元，用于檢測(cè)待測(cè)SiC MOSFET的漏極電壓，判斷漏極電壓是否進(jìn)入導(dǎo)通壓降狀態(tài)，并輸出漏極狀態(tài)信號(hào)。

所述的驅(qū)動(dòng)單元，用于向待測(cè)SiC MOSFET柵極提供開(kāi)通與關(guān)斷的驅(qū)動(dòng)電壓，以及在發(fā)生短路時(shí)降低驅(qū)動(dòng)電壓；

所述的邏輯控制單元，用于對(duì)故障信號(hào)、漏極狀態(tài)信號(hào)以及開(kāi)關(guān)信號(hào)進(jìn)行邏輯組合，輸出邏輯控制信號(hào)；

作為本發(fā)明的一種改進(jìn)，所述的邏輯控制單元可采用數(shù)字芯片CPLD/FPGA實(shí)現(xiàn)邏輯控制，也可采用與、非門(mén)搭建模擬電路實(shí)現(xiàn)邏輯控制。

作為本發(fā)明的一種改進(jìn)，所述的驅(qū)動(dòng)單元包括兩個(gè)正電源電路和一個(gè)負(fù)電源電路，其中一個(gè)較大的正電源和負(fù)電源用于提供待測(cè)SiC MOSFET正常開(kāi)通和關(guān)斷狀態(tài)的柵極電壓，另一個(gè)較小的正電源用于在發(fā)生一類短路時(shí)限制柵極電壓。

作為本發(fā)明的一種改進(jìn)，所述的驅(qū)動(dòng)單元為保證待測(cè)SiC MOSFET開(kāi)通速率，較小正電源電路的柵極電阻要小于較大的正電源電路的柵極電阻。

作為本發(fā)明的一種改進(jìn)，所述的漏極電壓檢測(cè)單元采用快速高壓二極管電路將檢測(cè)電路與漏極高電壓相隔離，漏極電壓檢測(cè)單元與短路保護(hù)單元共用該二極管電路。

所述的一類短路電流抑制方法為：一類短路發(fā)生在SiC MOSFET開(kāi)通瞬態(tài)；漏極電壓檢測(cè)單元實(shí)時(shí)檢測(cè)漏極電壓，在SiC MOSFET開(kāi)通瞬態(tài)初期，漏極電壓較高，驅(qū)動(dòng)單元向柵極提供較小的正電源，當(dāng)漏極下降至導(dǎo)通壓降時(shí)，驅(qū)動(dòng)單元向柵極提供較大的正電源，保證SiC MOSFET的正常導(dǎo)通以及較低的導(dǎo)通損耗；當(dāng)發(fā)生一類短路時(shí)，由于漏極電壓始終保持為高電壓狀態(tài)，驅(qū)動(dòng)單元始終向柵極提供較小的驅(qū)動(dòng)電壓，依據(jù)功率器件的輸出特性，較小的驅(qū)動(dòng)電壓對(duì)應(yīng)的短路電流將會(huì)減小，從而抑制了短路電流。