[發明專利]操作存儲器的方法及存儲器

有效

• 申請號: 201811478545.8
• 申請日: 2018-12-05
• 公開（公告）號: CN110033806B
• 公開（公告）日: 2023-02-17
• 發明（設計）人: 山田重和
• 申請（專利權）人: 美光科技公司
• 主分類號: G11C16/08
• 分類號: G11C16/08;G11C16/24
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

本申請案涉及操作存儲器的方法及一種存儲器。操作存儲器的方法包含：將所述存儲器的數據線的電壓電平與電源的電壓電平同時放電；監測晶體管的控制柵極的電壓電平與所述數據線的電壓電平之間的電壓差的表示，所述晶體管連接在所述數據線與所述電源之間；如果所述電壓差被認為大于第一值，那么激活所述晶體管的所述控制柵極與所述電源之間的電流路徑，且如果所述電壓差被認為小于第二值，那么撤銷激活所述電流路徑。經配置以執行這些方法的存儲器包含：比較器，其經配置以監測電容性地耦合到所述數據線及所述晶體管的所述控制柵極的電壓節點，所述晶體管連接在所述數據線與所述電源之間；及電流路徑，其將所述晶體管的所述控制柵極選擇性地連接到所述電源。

相關申請案

本申請案主張2017年12月28日提出申請且標題為“對控制柵極電壓放電的控制(CONTROLLING DISCHARGE OF A CONTROL GATE VOLTAGE)”的美國臨時專利申請案第62/610,972號的權益，所述美國臨時專利申請案是共同轉讓的且以其全文引用方式并入本文中。

技術領域

本發明大體來說涉及存儲器，且具體來說在一或多個實施例中，本發明涉及操作存儲器以(例如)在擦除操作期間或在擦除操作之后對控制柵極電壓的放電進行控制的方法。

背景技術

集成電路裝置用于各種各樣的電子裝置中。一種特定類型包含存儲器裝置，通常簡稱為存儲器。存儲器裝置通常被設置為計算機或其它電子裝置中的內部半導體集成電路裝置。存在許多不同類型的存儲器，包含隨機存取存儲器(RAM)、只讀存儲器(ROM)、動態隨機存取存儲器(DRAM)、同步動態隨機存取存儲器(SDRAM)及快閃存儲器。

快閃存儲器裝置已發展成用于各種各樣的電子應用的非易失性存儲器的普遍來源。快閃存儲器通常使用單晶體管存儲器單元，這允許達成高存儲器密度、高可靠性及低電力消耗。在對數據存儲結構(例如，浮動柵極或電荷陷阱)進行編程(其通常被稱為寫入)的過程中存儲器單元閾值電壓(Vt)的改變或者其它物理現象(例如，相變或極化)能確定每一存儲器單元的數據狀態(例如，數據值)。快閃存儲器及其它非易失性存儲器的常見用途包含：個人計算機、個人數字助理(PDA)、數字相機、數字媒體播放器、數字記錄器、游戲、電器、交通工具、無線裝置、蜂窩式電話及可抽換式存儲器模塊，且非易失性存儲器的用途不斷擴展。

NAND快閃存儲器是一種常見的快閃存儲器裝置類型，其得名于對基本存儲器單元配置進行布置的邏輯形式。通常，NAND快閃存儲器的存儲器單元陣列經布置使得陣列的一行中的每一存儲器單元的控制柵極連接在一起以形成存取線，例如字線。陣列中的列包含在一對選擇門(例如，源極選擇晶體管及漏極選擇晶體管)之間串聯連接在一起的若干串(通常稱為NAND串)存儲器單元。每一源極選擇晶體管可連接到公共源極，而每一漏極選擇晶體管可連接到數據線，例如列位線。在一串存儲器單元與公共源極之間及/或在所述一串存儲器單元與數據線之間使用多于一個選擇門的差異是已知的。

在對存儲器進行編程時，存儲器單元可通常被編程為稱為單電平單元(SLC)或多電平單元(MLC)的單元。SLC可使用單個存儲器單元來表示數據的一個數字(例如，位)。舉例來說，在SLC中，2.5V的Vt可指示經編程存儲器單元(例如，表示邏輯0)，而-0.5V的Vt可指示經擦除單元(例如，表示邏輯1)。MLC使用兩個以上Vt范圍，其中每一Vt范圍指示不同的數據狀態。多電平單元可通過將位型式分配給特定Vt范圍來利用傳統電荷存儲單元的模擬性質。雖然MLC通常使用存儲器單元來表示數據狀態的二進制數(例如，4、8、16…)的一種數據狀態，但用作MLC的存儲器單元也可用于表示數據狀態的非二進制數。舉例來說，在MLC使用三個Vt范圍的情況下，兩個存儲器單元可用于共同表示八種數據狀態中的一者。