[發明專利]晶體管電性測試結構及測試方法有效
| 申請號： | 201811477002.4 | 申請日： | 2018-12-05 |
| 公開（公告）號： | CN109541427B | 公開（公告）日： | 2021-04-13 |
| 發明（設計）人： | 馬杰 | 申請（專利權）人： | 上海華力微電子有限公司 |
| 主分類號： | G01R31/26 | 分類號： | G01R31/26 |
| 代理公司： | 上海浦一知識產權代理有限公司 31211 | 代理人： | 戴廣志 |
| 地址： | 201203 上海市浦*** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 晶體管 測試 結構 方法 | ||
1.一種晶體管電性測試結構，利用該結構對晶體管進行測試，以獲取其電性性能參數，其特征在于：所述的測試結構為多個晶體管組成的晶體管陣列，包含n*m個晶體管；
所述的晶體管陣列中，所有晶體管全部以并聯形式連接，即所有晶體管的柵極為并聯結構，所有晶體管的源極為并聯結構，所有晶體管的漏極為并聯結構；然后對并聯的柵極、源極、漏極進行標準的電性測試，并對測試結果按照并聯的晶體管數取平均值，即為平均每單只晶體管的電性參數；
所述的并聯在一起的晶體管，形成一個等效的大晶體管，在通電測試時能增大測試電流，增大的測試電流能減小或消除測試因素對晶體管電性測試的影響；
所述的晶體管陣列中，位于晶體管陣列最外圍的一圈晶體管作為冗余晶體管，用于消除由于工藝造成的邊緣和中心位置晶體管的電性差異，不參與電性測試；除作為冗余晶體管外的晶體管陣列中的其他晶體管，能依據需要選取全部或部分晶體管來進行測試。
2.如權利要求1所述的晶體管電性測試結構，其特征在于：所述的由n*m個晶體管構成的晶體管陣列，其中，n≥3，m≥3。
3.如權利要求1所述的晶體管電性測試結構，其特征在于：所述的晶體管陣列，位于晶體管陣列中外圍位置的晶體管可選擇性地設為冗余晶體管。
4.如權利要求3所述的晶體管電性測試結構，其特征在于：以位于晶體管陣列中最外圍的一圈晶體管作為冗余晶體管，每行及每列從晶體管陣列最外圍向內不少于一個晶體管。
5.如權利要求1～4任一項所述的晶體管電性測試結構，其特征在于：所述的晶體管為MOS管。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于上海華力微電子有限公司，未經上海華力微電子有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201811477002.4/1.html，轉載請聲明來源鉆瓜專利網。
